本發(fā)明涉及半導(dǎo)體器件分析技術(shù)領(lǐng)域，特別是涉及一種高精度可編程電壓軟啟動電路。

背景技術(shù)：

隨著半導(dǎo)體器件制造技術(shù)、電力電子技術(shù)的發(fā)展和復(fù)雜自動測試的需求，常規(guī)的電壓-電流(IV)測量和電容-電壓(CV)測量已經(jīng)無法滿足半導(dǎo)體器件測試需求，需要高精度大電流脈沖源來測試其動態(tài)性能特性。

常用的直流輸入大電流脈沖源框圖，如圖1所示：由DC-DC變換、脈沖產(chǎn)生、控制電路、驅(qū)動隔離電路、采樣電路、輔助電源和人機(jī)接口組成?？驁D中有三個關(guān)鍵的電路：DC-DC變換、脈沖產(chǎn)生和控制電路，特別是DC-DC變換電路提供了整個輸出的激勵功率，在設(shè)計時通常采用大容量儲能電容，來提高大電流脈沖的輸出能力。但是大容量儲能電容的使用，給DC-DC變換器的啟動帶來很大的困難。在DC-DC變換電路設(shè)計時，通常是利用PWM芯片的軟啟動引腳連接電容來實現(xiàn)軟啟動。常用的PWM芯片軟啟動內(nèi)部部分電路，如圖2所示：在引腳8連接有電容來實現(xiàn)輸出電壓軟啟動，軟啟動時間由外接電容、恒流源充電電流和電壓參考(VREF)決定，由于連接電容誤差、電壓參考精度問題和PWM芯片內(nèi)部恒流源的精度問題，造成輸出電壓軟啟動時間的高精度設(shè)計困難，以及無法實現(xiàn)輸出電壓軟啟動時間的可編程設(shè)計。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種高精度可編程電壓軟啟動電路，解決電壓軟啟動時間不能進(jìn)行編程設(shè)計和輸出電壓軟啟動時間高精度設(shè)計困難的問題。

本發(fā)明提供一種高精度可編程電壓軟啟動電路，包括現(xiàn)場可編程門陣列FPGA、可變電阻產(chǎn)生電路、參考產(chǎn)生電路、誤差放大電路和脈寬調(diào)制電路，可變電阻產(chǎn)生電路包括數(shù)字電位器及可變電阻產(chǎn)生電路外圍電路,現(xiàn)場可編程門陣列FPGA信號連接數(shù)字電位器,參考產(chǎn)生電路包括第一運(yùn)算放大器，參考產(chǎn)生電路中的參考電壓VREF經(jīng)數(shù)字電位器連接第一運(yùn)算放大器的同相輸入端，第一運(yùn)算放大器的同相輸入端經(jīng)分壓電阻接地，第一運(yùn)算放大器的反相輸入端連接第一運(yùn)算放大器的輸出端，誤差放大電路包括第二運(yùn)算放大器，第一運(yùn)算放大器的輸出端連接第二運(yùn)算放大器的同相輸入端，輸出電壓依次經(jīng)第一電阻、第二電阻接地，第一電阻和第二電阻之間連接第二運(yùn)算放大器的反相輸入端，第二運(yùn)算放大器的反相輸入端經(jīng)校正器電路連接第二運(yùn)算放大器的輸出端，脈寬調(diào)制電路中包括脈寬調(diào)制器及脈寬調(diào)制外圍電路，第二運(yùn)算放大器的輸出端信號連接脈寬調(diào)制器。

進(jìn)一步的，數(shù)字電位器的CLK端、SDI端、端和端分別連接現(xiàn)場可編程門陣列FPGA。

進(jìn)一步的，可變電阻產(chǎn)生電路外圍電路中，數(shù)字電位器的CLK端、SDI端、端和端分別經(jīng)第三電阻連接電源。

進(jìn)一步的，可變電阻產(chǎn)生電路外圍電路中，數(shù)字電位器的電源端連接電源，電源經(jīng)第一電容接地。

進(jìn)一步的，分壓電阻為精度是0.1％的精密電阻。

進(jìn)一步的，第一運(yùn)算放大器的電源引腳連接電源，電源經(jīng)第二電容接地。

進(jìn)一步的，第二運(yùn)算放大器的同相輸入端經(jīng)第三電容接地。

進(jìn)一步的，校正器電路包括第四電容、第五電容和第四電阻，第二運(yùn)算放大器的反相輸入端一路經(jīng)第四電容、第四電阻連接第二運(yùn)算放大器的輸出端，第二運(yùn)算放大器的反相輸入端另一路經(jīng)第五電容連接第二運(yùn)算放大器的輸出端。

與現(xiàn)有技術(shù)相比，本發(fā)明的高精度可編程電壓軟啟動電路具有以下特點(diǎn)和優(yōu)點(diǎn)：

本發(fā)明的高精度可編程電壓軟啟動電路，可以實現(xiàn)電壓軟啟動時間可編程設(shè)計以及輸出電壓軟啟動時間高精度設(shè)計。

結(jié)合附圖閱讀本發(fā)明的具體實施方式后，本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)將變得更加清楚。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為常用的直流輸入大電流脈沖源框圖；

圖2為常用的PWM芯片軟啟動內(nèi)部部分電路；

圖3為本發(fā)明實施例中高精度可編程電壓軟啟動電路。

具體實施方式

如圖3所示，本實施例提供一種高精度可編程電壓軟啟動電路，包括現(xiàn)場可編程門陣列FPGA、可變電阻產(chǎn)生電路、參考產(chǎn)生電路、誤差放大電路和脈寬調(diào)制電路。

可變電阻產(chǎn)生電路包括數(shù)字電位器D1及可變電阻產(chǎn)生電路外圍電路,本實施例中的數(shù)字電位器D1采用ANALOG DEVICES公司的型號為AD5260BRUZ20的256位數(shù)字電位器D1，其引腳6、引腳7、引腳8和引腳9分別對應(yīng)CLK端、SDI端、端和端，數(shù)字電位器D1的CLK端、SDI端、端和端分別經(jīng)電阻R7、R6、R5、R4連接電源+5V，數(shù)字電位器D1的電源端連接電源，電源經(jīng)電容C7接地，CLK端、SDI端、端和端分別連接現(xiàn)場可編程門陣列FPGA。引腳6、引腳7、引腳8和引腳9的控制信號由現(xiàn)場可編程門陣列FPGA產(chǎn)生，從而精確控制可變電阻產(chǎn)生電路的輸出電阻值以及編程時間。

D2采用ANALOG DEVICES公司的低功耗、低噪聲和低失真雙運(yùn)算放大器,包括第一運(yùn)算放大器D2：1和第二運(yùn)算放大器D2：2。

參考產(chǎn)生電路包括第一運(yùn)算放大器D2：1及其外圍電路，參考產(chǎn)生電路中的參考電壓VREF采用LINEAR TECHNOLOGY公司的LT1009CZ產(chǎn)生2.5V參考電壓信號，其參考電壓最大初始精度為0.2％。參考電壓VREF連接數(shù)字電位器D1的引腳2，參考電壓VREF經(jīng)以數(shù)字電位器D1為主要構(gòu)成部件的可變電阻產(chǎn)生電路繼續(xù)經(jīng)引腳3連接第一運(yùn)算放大器D2：1的同相輸入端。第一運(yùn)算放大器D2：1的同相輸入端經(jīng)分壓電阻R9接地，分壓電阻R9精度為0.1％的精密電阻。第一運(yùn)算放大器D2：1的反相輸入端連接第一運(yùn)算放大器D2：1的輸出端。參考電壓VREF經(jīng)可變電阻產(chǎn)生電路、分壓電阻R9分壓后，通過第一運(yùn)算放大器D2：1產(chǎn)生參考信號REFVSET。

誤差放大電路包括第二運(yùn)算放大器D2：2及其外圍電路，第一運(yùn)算放大器D2：1的輸出端連接第二運(yùn)算放大器D2：2的同相輸入端，第一運(yùn)算放大器D2：1的電源引腳連接電源+5V，電源+5V經(jīng)電容C8接地，第二運(yùn)算放大器D2：2的同相輸入端經(jīng)電容C9接地。輸出電壓VO依次經(jīng)電阻R11、電阻R12接地分壓，電阻R11和電阻R12之間經(jīng)電阻R13連接第二運(yùn)算放大器D2：2的反相輸入端，第二運(yùn)算放大器D2：2的反相輸入端經(jīng)校正器電路連接第二運(yùn)算放大器D2：2的輸出端。本實施例中的校正器電路包括電容C10、電容C11和電阻R14，采用PI調(diào)節(jié)。第二運(yùn)算放大器D2：2的反相輸入端一路經(jīng)電容C10、電阻R14連接第二運(yùn)算放大器D2：2的輸出端，第二運(yùn)算放大器D2：2的反相輸入端另一路經(jīng)電容C11連接第二運(yùn)算放大器D2：2的輸出端。

輸出電壓V0經(jīng)過電阻R11和電阻R12分壓后和可變的參考信號REFVSET進(jìn)行誤差放大，產(chǎn)生誤差控制信號COMP去控制脈寬調(diào)制器N1的COMP引腳。脈寬調(diào)制電路中包括脈寬調(diào)制器N1及脈寬調(diào)制外圍電路，第二運(yùn)算放大器D2：2的輸出端信號連接脈寬調(diào)制器N1。脈寬調(diào)制器N1采用TEXAS INSTRUMENTS公司的型號為LM5035MH的脈寬調(diào)制器N1。脈寬調(diào)制器N1集成了半橋電路驅(qū)動以及同步整流驅(qū)動，其主要作用是將誤差放大電路產(chǎn)生的誤差控制信號COMP轉(zhuǎn)化成為驅(qū)動信號通過HS端(引腳12)、HO端(引腳13)、LO端(引腳14)去驅(qū)動控制開關(guān)管，從而完成輸出電壓V0的閉環(huán)控制。

綜上，經(jīng)現(xiàn)場可編程門陣列FPGA編程，通過上述的可變電阻產(chǎn)生電路、參考產(chǎn)生電路、誤差放大電路和脈寬調(diào)制電路，實現(xiàn)電壓軟啟動時間可編程設(shè)計以及輸出電壓V0軟啟動時間高精度設(shè)計。

當(dāng)然，上述說明并非是對本發(fā)明的限制，本發(fā)明也并不僅限于上述舉例，本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明的實質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本發(fā)明的保護(hù)范圍。