本發(fā)明屬于檢測(cè)技術(shù)及自動(dòng)化裝置領(lǐng)域，適用于伺服電機(jī)的PWM控制及其他脈沖測(cè)量系統(tǒng)。

背景技術(shù)：

脈沖發(fā)生及脈寬測(cè)量板卡是伺服電機(jī)PWM控制的重要裝置，可通過(guò)調(diào)節(jié)PWM寬度實(shí)現(xiàn)對(duì)伺服電機(jī)的轉(zhuǎn)速控制。

現(xiàn)有的脈沖發(fā)生板卡無(wú)法實(shí)現(xiàn)脈沖寬度的自動(dòng)調(diào)整，每次調(diào)整，均需要通過(guò)上位機(jī)進(jìn)行配置，降低了脈沖之間的連續(xù)性，占用了上位機(jī)的資源，并且價(jià)格昂貴。

現(xiàn)有的脈沖測(cè)量板卡均以高電平為測(cè)量對(duì)象，應(yīng)用場(chǎng)合受到限制。

因此，實(shí)現(xiàn)發(fā)生脈沖寬度的自動(dòng)調(diào)整、測(cè)試脈沖信號(hào)的低電平寬度成為本發(fā)明要解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的技術(shù)解決問(wèn)題是：針對(duì)市場(chǎng)上脈沖發(fā)生及脈寬測(cè)量板卡的缺陷，設(shè)計(jì)出一種可自動(dòng)調(diào)整脈沖寬度、可測(cè)量脈沖信號(hào)低電平寬度的板卡

本發(fā)明的基于PCI總線的脈沖發(fā)生及脈寬測(cè)量板卡包括供電單元、PCI接口單元、脈沖發(fā)生單元、脈寬測(cè)量單元和電平轉(zhuǎn)換單元，所述供電單元主要由線性電源模塊及其外圍電路構(gòu)成，為其它電路單元提供電能，所述PCI接口單元用于實(shí)現(xiàn)與PCI總線的通訊；所述脈沖發(fā)生單元用于產(chǎn)生脈沖信號(hào)；所述脈寬測(cè)量單元用于測(cè)試脈沖寬度；所述電平轉(zhuǎn)換單元實(shí)現(xiàn)與外部負(fù)載的電平匹配。

優(yōu)選發(fā)生脈沖寬度可手動(dòng)調(diào)整，也可以自動(dòng)調(diào)整，手動(dòng)調(diào)整時(shí)，脈沖寬度由上位機(jī)輸入，自動(dòng)調(diào)整時(shí)，脈沖寬度由初始值按照設(shè)定的步進(jìn)值遞增或遞減。

優(yōu)選脈沖發(fā)送方式可設(shè)置為按規(guī)定數(shù)目發(fā)送或者周期性發(fā)送，設(shè)置為按照規(guī)定數(shù)目發(fā)送時(shí)，當(dāng)脈沖個(gè)數(shù)達(dá)到設(shè)定值時(shí)，板卡停止脈沖發(fā)送；設(shè)置為周期性發(fā)送時(shí)，板卡按規(guī)定頻率不間斷發(fā)送脈沖信號(hào)。

優(yōu)選脈寬測(cè)量方式可設(shè)置為測(cè)量高電平寬度和測(cè)量低電平寬度。

優(yōu)選所述PCI接口單元采用專用橋接芯片PCI9054實(shí)現(xiàn)。

優(yōu)選所述脈沖發(fā)生單元和脈寬測(cè)量單元應(yīng)用FPGA實(shí)現(xiàn)。

優(yōu)選所述電平轉(zhuǎn)換單元采用達(dá)林頓管，通過(guò)上拉電阻能夠?qū)崿F(xiàn)對(duì)負(fù)載的電平匹配。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于：

(1)本發(fā)明可實(shí)現(xiàn)脈沖寬度的自動(dòng)調(diào)整，實(shí)現(xiàn)了脈沖頻率的穩(wěn)定性，降低了上位機(jī)的工作強(qiáng)度。

(2)本發(fā)明實(shí)現(xiàn)了對(duì)脈沖信號(hào)低電平寬度的測(cè)量。

附圖說(shuō)明

圖1為本發(fā)明的布局圖示。

具體實(shí)施方式

如圖1所示，本發(fā)明由供電單元1、PCI接口單元2、脈沖發(fā)生單元3、脈寬測(cè)量單元4、電平轉(zhuǎn)換單元5構(gòu)成。

所述供電單元1是本發(fā)明的電源系統(tǒng)，由LM1117-2.5和LM1117-1.2及其外圍電路(主要是去耦電容)構(gòu)成。該單元將PCI總線提供的+3.3V電平轉(zhuǎn)換為+2.5V電平和+1.2V電平，作為FPGA的內(nèi)核電壓。

所述PCI接口單元2由專用橋接芯片PCI9054及其外圍電路構(gòu)成，見圖2。專用橋接芯片PCI9054實(shí)現(xiàn)了PCI總線的電氣規(guī)范和PCI協(xié)議，穩(wěn)定性較強(qiáng)，體積較小，很適合對(duì)板卡面積要求較高的場(chǎng)合。

所述脈沖發(fā)生單元3和脈寬測(cè)量單元4，由FPGA(型號(hào)為EP3C40F484C8N) 及其外圍電路構(gòu)成。外圍電路主要包括：晶振電路、外部ROM、復(fù)位電路、AS下載接口和JTAG下載接口。

FPGA與專用橋接芯片PCI9054相連，通過(guò)上位機(jī)的操作，將脈沖寬度調(diào)整方式、脈沖發(fā)生方式、脈寬測(cè)量方式等信息進(jìn)行存儲(chǔ)，并執(zhí)行相關(guān)操作。

脈沖寬度調(diào)節(jié)方式分為手動(dòng)調(diào)節(jié)和自動(dòng)調(diào)節(jié)。手動(dòng)調(diào)節(jié)時(shí)，通過(guò)上位機(jī)的操作界面，寫入脈寬值和發(fā)送周期。板卡按照設(shè)定的脈寬和周期下發(fā)脈沖信號(hào)。若要改變脈寬值，則需在上位機(jī)測(cè)試界面手動(dòng)改變脈沖寬度，并對(duì)板卡重新進(jìn)行配置。自動(dòng)調(diào)節(jié)時(shí)，可一次性配置脈沖寬度的初始值和每次脈沖寬度的改變量，并規(guī)定每種寬度的脈沖的下發(fā)數(shù)目，板卡便自動(dòng)改變脈寬值而不必再次進(jìn)行配置。

脈寬測(cè)量時(shí)，可根據(jù)需要選擇高電平寬度測(cè)試和低電平寬度測(cè)試。在高電平寬度測(cè)試時(shí)，F(xiàn)PGA捕獲上升沿時(shí)開始計(jì)數(shù)，捕捉到下降沿后停止計(jì)數(shù)，計(jì)數(shù)值即為脈沖寬度。在進(jìn)行低電平測(cè)試時(shí)，F(xiàn)PGA捕獲到下降沿時(shí)開始計(jì)數(shù)，捕獲到上升沿時(shí)停止計(jì)數(shù)，計(jì)數(shù)值即為低電平寬度。

所述電平轉(zhuǎn)換單元5，通過(guò)數(shù)字電平轉(zhuǎn)換芯片74FCT164245，將FPGA下發(fā)的3.3VLVCMOS電平轉(zhuǎn)化為CMOS電平，實(shí)現(xiàn)與負(fù)載的電平匹配。

總之，本發(fā)明通過(guò)上位機(jī)配置可實(shí)現(xiàn)脈寬手動(dòng)調(diào)節(jié)和自動(dòng)調(diào)節(jié)、按規(guī)定數(shù)發(fā)送脈沖和周期性發(fā)送脈沖、高電平寬度測(cè)量和低電平寬度測(cè)量。該板卡操作簡(jiǎn)單，可適用于伺服電機(jī)的PWM控制和脈寬測(cè)量等場(chǎng)合。

本發(fā)明說(shuō)明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。