本實(shí)用新型屬于電子技術(shù)領(lǐng)域，特別涉及一種靈巧噪聲干擾裝置。

背景技術(shù)：

傳統(tǒng)的壓制式噪聲干擾，指在雷達(dá)接收機(jī)的輸入端產(chǎn)生類(lèi)似于接收機(jī)內(nèi)部噪聲的干擾信號(hào)。噪聲干擾一般是連續(xù)干擾，理論分析表明，高斯噪聲對(duì)任何結(jié)構(gòu)和形式的有用信號(hào)具有最好的遮蓋作用，因而作為噪聲干擾的通用性最好。有效的噪聲干擾可以在雷達(dá)顯示器上形成一定的干擾扇面，以掩護(hù)在一定距離和一定角度范圍內(nèi)的大群目標(biāo)。欺騙式干擾，是指可以把雷達(dá)的發(fā)射信號(hào)經(jīng)過(guò)轉(zhuǎn)發(fā)或者變形轉(zhuǎn)發(fā)，再次發(fā)送給雷達(dá)，使雷達(dá)跟蹤到假目標(biāo)，從而對(duì)真實(shí)目標(biāo)起到保護(hù)的作用。

現(xiàn)代新體制雷達(dá)普遍采用超低副瓣天線設(shè)計(jì)，或相干旁瓣對(duì)消或副瓣匿影等技術(shù)，會(huì)使噪聲旁瓣干擾變得極為困難，從而大大提高了雷達(dá)的抗干擾能力，這使得傳統(tǒng)的雷達(dá)有源干擾方法相對(duì)失效，因此研究新的雷達(dá)干擾裝置對(duì)敵方雷達(dá)進(jìn)行有效干擾成為一項(xiàng)重要研究課題。

技術(shù)實(shí)現(xiàn)要素：

實(shí)用新型目的：本實(shí)用新型提供一種靈巧噪聲干擾裝置，產(chǎn)生同雷達(dá)信號(hào)相關(guān)聯(lián)的噪聲干擾信號(hào)，用于克服傳統(tǒng)雷達(dá)干擾體制中的不足，滿足更高性能的干擾要求，從而解決現(xiàn)有技術(shù)中的問(wèn)題。

技術(shù)方案：為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案為：

一種靈巧噪聲干擾裝置，包括接收單元、中頻信號(hào)處理單元和發(fā)射單元；其中，中頻信號(hào)處理單元包括：AD轉(zhuǎn)換單元、延時(shí)調(diào)制單元、噪聲產(chǎn)生單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元；所述接收單元依次通過(guò)中頻信號(hào)處理單元中的AD轉(zhuǎn)換單元、延時(shí)調(diào)制單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元與發(fā)射單元相連接；所述靈巧噪聲干擾單元還連接噪聲產(chǎn)生單元。

進(jìn)一步，所述接收單元包括天線接收端和下變頻模塊；所述發(fā)射單元包括上變頻模塊和天線發(fā)射端；所述天線接收端通過(guò)下變頻模塊連接AD轉(zhuǎn)換單元；所述DA轉(zhuǎn)換單元通過(guò)上變頻模塊連接天線發(fā)射端。

進(jìn)一步，所述噪聲產(chǎn)生單元產(chǎn)生高斯白噪聲信號(hào)。

進(jìn)一步，所述延時(shí)調(diào)制單元包括FFT模塊和至少兩組地址控制模塊；其中，所述地址控制模塊包括QDR-Ⅱ和存儲(chǔ)延遲；所述存儲(chǔ)延遲與其對(duì)應(yīng)的QDR-Ⅱ連接，各個(gè)地址控制模塊的存儲(chǔ)延遲依次相連。

進(jìn)一步，所述延時(shí)調(diào)制單元的兩組地址控制模塊分別設(shè)置在兩塊FPGA控制面板上，所述兩塊FPGA控制面板為FPGA1和FPGA2；所述AD轉(zhuǎn)換單元和一組地址控制模塊設(shè)置在FPGA1上，F(xiàn)PGA1上還設(shè)有高速發(fā)送TX；所述延時(shí)調(diào)制單元的另一組地址控制模塊、噪聲產(chǎn)生單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元設(shè)置在FPGA2上，F(xiàn)PGA2上還設(shè)置有高速接收RX和FFT；所述FPGA1上的一組地址控制模塊的存儲(chǔ)延遲通過(guò)高速發(fā)送TX連接FPGA2上的高速接收RX后，再與FPGA2上另一組地址控制模塊的存儲(chǔ)延遲連接；所述FPGA2上另一組地址控制模塊的存儲(chǔ)延遲通過(guò)FFT與靈巧噪聲干擾單元連接和DA轉(zhuǎn)換單元依次連接。

進(jìn)一步，所述噪聲產(chǎn)生單元包括：線性反饋移位寄存器LFSR、FFT和ROM存儲(chǔ)模塊；所述線性反饋移位寄存器LFSR通過(guò)FFT和ROM存儲(chǔ)模塊連接靈巧噪聲干擾單元。

進(jìn)一步，所述靈巧噪聲干擾單元包括：復(fù)數(shù)乘法模塊和IFFT模塊，所述復(fù)數(shù)乘法模塊通過(guò)IFFT模塊連接DA轉(zhuǎn)換單元。

有益效果：與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下優(yōu)點(diǎn)：

靈巧噪聲干擾兼具欺騙干擾和噪聲干擾的特點(diǎn)，能夠更好的利用干擾能量，具有良好的干擾性能，因此對(duì)其進(jìn)行深入的研究和設(shè)計(jì)開(kāi)發(fā)具有重大的戰(zhàn)略意義。

附圖說(shuō)明

圖1是本實(shí)用新型的原理框圖；

圖2是本實(shí)用新型的結(jié)構(gòu)框圖；

圖3是本實(shí)用新型的靈巧噪聲干擾單元的結(jié)構(gòu)框圖。

具體實(shí)施方式

一種靈巧噪聲干擾裝置，包括接收單元、中頻信號(hào)處理單元和發(fā)射單元；其中，中頻信號(hào)處理單元包括：AD轉(zhuǎn)換單元、延時(shí)調(diào)制單元、噪聲產(chǎn)生單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元；接收單元依次通過(guò)中頻信號(hào)處理單元中的AD轉(zhuǎn)換單元、延時(shí)調(diào)制單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元與發(fā)射單元相連接；靈巧噪聲干擾單元還連接噪聲產(chǎn)生單元。

前述接收單元包括天線接收端和下變頻模塊；發(fā)射單元包括上變頻模塊和天線發(fā)射端；天線接收端通過(guò)下變頻模塊連接AD轉(zhuǎn)換單元；DA轉(zhuǎn)換單元通過(guò)上變頻模塊連接天線發(fā)射端。

前述噪聲產(chǎn)生單元產(chǎn)生高斯白噪聲信號(hào)。

前述延時(shí)調(diào)制單元包括FFT模塊和至少兩組地址控制模塊；其中，地址控制模塊包括QDR-Ⅱ和存儲(chǔ)延遲；存儲(chǔ)延遲與其對(duì)應(yīng)的QDR-Ⅱ連接，各個(gè)地址控制模塊的存儲(chǔ)延遲依次相連。

前述的靈巧噪聲干擾裝置，延時(shí)調(diào)制單元的兩組地址控制模塊分別設(shè)置在兩塊FPGA控制面板上，兩塊FPGA控制面板為FPGA1和FPGA2；AD轉(zhuǎn)換單元和一組地址控制模塊設(shè)置在FPGA1上，F(xiàn)PGA1上還設(shè)有高速發(fā)送TX；延時(shí)調(diào)制單元的另一組地址控制模塊、噪聲產(chǎn)生單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元設(shè)置在FPGA2上，F(xiàn)PGA2上還設(shè)置有高速接收RX和FFT；FPGA1上的一組地址控制模塊的存儲(chǔ)延遲通過(guò)高速發(fā)送TX連接FPGA2上的高速接收RX后，再與FPGA2上另一組地址控制模塊的存儲(chǔ)延遲連接；FPGA2上另一組地址控制模塊的存儲(chǔ)延遲通過(guò)FFT與靈巧噪聲干擾單元連接和DA轉(zhuǎn)換單元依次連接。

前述的靈巧噪聲干擾裝置，噪聲產(chǎn)生單元包括：線性反饋移位寄存器LFSR、FFT和ROM存儲(chǔ)模塊；線性反饋移位寄存器LFSR通過(guò)FFT和ROM存儲(chǔ)模塊連接靈巧噪聲干擾單元。

前述的靈巧噪聲干擾裝置，靈巧噪聲干擾單元包括：復(fù)數(shù)乘法模塊和IFFT模塊，復(fù)數(shù)乘法模塊通過(guò)IFFT模塊連接DA轉(zhuǎn)換單元。

下面結(jié)合實(shí)施例對(duì)本實(shí)用新型作更進(jìn)一步的說(shuō)明。

如圖1所示，為本實(shí)用新型的原理框圖；一種靈巧噪聲干擾裝置，包括接收單元、中頻信號(hào)處理單元和發(fā)射單元；其中，中頻信號(hào)處理單元包括：AD轉(zhuǎn)換單元、延時(shí)調(diào)制單元、噪聲產(chǎn)生單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元；所述接收單元的下變頻模塊通過(guò)天線接收信號(hào)，將處理后的信號(hào)傳輸?shù)街蓄l信號(hào)處理單元，信號(hào)在中頻信號(hào)處理單元中通過(guò)AD轉(zhuǎn)換單元、延時(shí)調(diào)制單元處理后輸出雷達(dá)信號(hào)s(t)，再將雷達(dá)信號(hào)s(t)輸入靈巧噪聲干擾單元，通過(guò)靈巧噪聲干擾單元和DA轉(zhuǎn)換單元后再由發(fā)射單元的上變頻模塊將處理后的靈巧噪聲干擾信號(hào)J₂(t)傳送到天線，并通過(guò)天線發(fā)出靈巧噪聲干擾信號(hào)J₂(t)；其中，靈巧噪聲干擾單元還接收噪聲產(chǎn)生單元發(fā)出的噪聲干擾信號(hào)n(t)。

前述靈巧噪聲干擾信號(hào)J₂(t)的表達(dá)式如公式(1)所示：

J₂(t)＝s(t)*n(t) (1)

其中，s(t)為干擾裝置接收的雷達(dá)信號(hào)，n(t)為噪聲干擾信號(hào)，*為卷積運(yùn)算。

前述噪聲產(chǎn)生單元發(fā)出的噪聲干擾信號(hào)n(t)為高斯白噪聲信號(hào)。

如圖2所示，前述延時(shí)調(diào)制單元包括FFT模塊和至少兩組地址控制模塊；其中，所述地址控制模塊包括QDR-Ⅱ和存儲(chǔ)延遲；其中，所述存儲(chǔ)延遲接收輸入信號(hào)和對(duì)應(yīng)QDR-Ⅱ發(fā)出的延遲量，再反饋延遲信息至對(duì)應(yīng)QDR-Ⅱ，并將延遲處理后的信號(hào)發(fā)出。

前述的靈巧噪聲干擾裝置，所述延時(shí)調(diào)制單元的兩組地址控制模塊分別設(shè)置在兩塊FPGA控制面板上，所述兩塊FPGA控制面板為FPGA1和FPGA2；其中，所述AD轉(zhuǎn)換單元和一組地址控制模塊設(shè)置在FPGA1上，F(xiàn)PGA1上還設(shè)有高速發(fā)送TX，所述高速發(fā)送TX將延遲處理后的信號(hào)發(fā)送至另一塊FPGA控制面板FPGA2上；所述FPGA2上設(shè)置有高速接收RX、FFT模塊、延時(shí)調(diào)制單元的另一組地址控制模塊、噪聲產(chǎn)生單元、靈巧噪聲干擾單元和DA轉(zhuǎn)換單元；其中，所述高速接收RX接收FPGA1上高速發(fā)送TX發(fā)送的延遲處理后的信號(hào)，再通過(guò)另一組地址控制模塊和FFT模塊輸出雷達(dá)信號(hào)s(t)并發(fā)送至靈巧噪聲干擾單元。

前述噪聲產(chǎn)生單元包括線性反饋移位寄存器LFSR、連續(xù)滑窗FFT和ROM存儲(chǔ)模塊；所述線性反饋移位寄存器LFSR發(fā)出信號(hào)通過(guò)連續(xù)滑窗FFT后生成噪聲干擾信號(hào)n(t)并發(fā)送到ROM存儲(chǔ)模塊，ROM存儲(chǔ)模塊再將噪聲干擾信號(hào)n(t)發(fā)送至靈巧噪聲干擾單元。

前述靈巧噪聲干擾單元包括復(fù)數(shù)乘法模塊和IFFT模塊，所述復(fù)數(shù)乘法模塊接收雷達(dá)信號(hào)s(t)和噪聲干擾信號(hào)n(t)，再通過(guò)IFFT模塊輸出靈巧噪聲干擾信號(hào)J₂(t)至DA轉(zhuǎn)換單元。

延時(shí)調(diào)制單元負(fù)責(zé)完成傳統(tǒng)欺騙式干擾的功能，即產(chǎn)生雷達(dá)徑向任意距離的假目標(biāo)，該單元由兩組地址控制模塊組成，通過(guò)改變輸入信號(hào)和輸出信號(hào)的地址差值來(lái)實(shí)現(xiàn)信號(hào)的延時(shí)，差值即為信號(hào)的延時(shí)量，延時(shí)量即反應(yīng)靈巧噪聲干擾裝置距離雷達(dá)的距離，可以是一個(gè)固定值也可以是時(shí)間的連續(xù)變化函數(shù)，這里可以根據(jù)具體要求改變，延時(shí)調(diào)制單元的輸出端與靈巧噪聲干擾單元的輸入端相連。

噪聲產(chǎn)生單元負(fù)責(zé)產(chǎn)生噪聲干擾信號(hào)供后面處理單元使用，由于高斯噪聲的遮蓋性能最佳，所以本單元產(chǎn)生的噪聲干擾為高斯白噪聲信號(hào)。

所述靈巧噪聲干擾單元是該系統(tǒng)的核心模塊，負(fù)責(zé)產(chǎn)生靈巧噪聲干擾，其中關(guān)鍵部分是實(shí)現(xiàn)雷達(dá)信號(hào)與噪聲干擾信號(hào)的卷積運(yùn)算。

與現(xiàn)有噪聲干擾技術(shù)相比，本實(shí)用新型的優(yōu)勢(shì)在于：傳統(tǒng)干擾裝置噪聲發(fā)射信號(hào)為：J₁(t)＝n(t)；而靈巧噪聲干擾裝置發(fā)射信號(hào)為：J₂(t)＝s(t)*n(t)；

其中上述公式中函數(shù)均為時(shí)間t的函數(shù)，s(t)為干擾裝置接收的雷達(dá)信號(hào)，n(t)為噪聲干擾信號(hào)，靈巧噪聲干擾裝置中運(yùn)算為卷積運(yùn)算。從中可以看出靈巧噪聲干擾是雷達(dá)信號(hào)與噪聲干擾信號(hào)的卷積，因此既可以自動(dòng)瞄準(zhǔn)信號(hào)頻率，還可以獲得雷達(dá)脈沖壓縮處理增益，這兩點(diǎn)是常規(guī)噪聲干擾所不能實(shí)現(xiàn)的。

在本實(shí)用新型中各級(jí)中頻信號(hào)處理單元均采用X6-3GSPS信號(hào)處理板。X6-3GSPS信號(hào)處理板卡是一塊帶3GSPS 12bit ADC、3GSPS 12bit DAC、兩片Xilinx Virtex-6FPGA和超大容量動(dòng)態(tài)存儲(chǔ)器DDR3以及高速雙口靜態(tài)存儲(chǔ)器QDR-Ⅱ+的6U cPCI接口的標(biāo)準(zhǔn)板卡，Xilinx Virtex-6SX315T/475T外配4Gbit DDR3SDRAM和144Mbit QDR-Ⅱ+存儲(chǔ)器為諸如雷達(dá)和直接射頻數(shù)字化的應(yīng)用提供了一個(gè)非常高性能的DSP核，使用VHDL語(yǔ)言對(duì)X6-3GSPS寬帶信號(hào)處理板進(jìn)行二次開(kāi)發(fā)，以Xilinx Virtex6FPGA作為信號(hào)處理核心搭建的軟件無(wú)線電平臺(tái)，可以高效地完成該靈巧噪聲干擾裝置中所需要的各級(jí)信號(hào)處理工作，信號(hào)由AD轉(zhuǎn)換單元輸入FPGA，經(jīng)過(guò)數(shù)字下變頻處理后再進(jìn)入靈巧噪聲產(chǎn)生部分，最后經(jīng)過(guò)數(shù)字上變頻處理由DA轉(zhuǎn)換單元輸出，下面對(duì)靈巧噪聲干擾的具體實(shí)現(xiàn)單元做出詳細(xì)說(shuō)明，圖2是本實(shí)用新型的結(jié)構(gòu)框圖：

延時(shí)調(diào)制單元由兩組地址控制模塊實(shí)現(xiàn)，F(xiàn)PGA中的延時(shí)控制時(shí)鐘為187.5MHz，F(xiàn)PGA1和FPGA2中的地址控制模塊可以共同實(shí)現(xiàn)的最大延時(shí)量為5.59ms，通過(guò)地址控制模塊改變輸入信號(hào)和輸出信號(hào)的地址差值來(lái)實(shí)現(xiàn)信號(hào)的延時(shí)，差值即為信號(hào)的延時(shí)量。

噪聲產(chǎn)生單元采用線性反饋移位寄存器方法LFSR實(shí)現(xiàn)，產(chǎn)生視頻帶寬可調(diào)的高斯白噪聲，然后對(duì)高斯白噪聲信號(hào)做連續(xù)滑窗FFT處理至頻域，并存儲(chǔ)在ROM中供后續(xù)復(fù)數(shù)乘法模塊使用。

靈巧噪聲干擾單元采用頻域計(jì)算的方法來(lái)實(shí)現(xiàn)，因?yàn)樾盘?hào)在時(shí)域卷積運(yùn)算同時(shí)可以看作是頻域的乘法運(yùn)算。因此這一部分的實(shí)現(xiàn)結(jié)構(gòu)包括了LFSR模塊、FFT模塊和ROM存儲(chǔ)構(gòu)成的噪聲產(chǎn)生單元，兩級(jí)QDR-Ⅱ存儲(chǔ)延時(shí)模塊、FFT模塊構(gòu)成的目標(biāo)回波單元，以及復(fù)數(shù)乘法模塊、IFFT模塊構(gòu)成的運(yùn)算單元。

具體實(shí)現(xiàn)靈巧噪聲干擾單元的局部結(jié)構(gòu)框圖見(jiàn)圖3，首先對(duì)LFSR算法產(chǎn)生的噪聲干擾信號(hào)做FFT處理，把處理后的IQ數(shù)據(jù)存儲(chǔ)于ROM中，再對(duì)經(jīng)過(guò)兩級(jí)QDR-Ⅱ存儲(chǔ)延時(shí)處理的回波數(shù)據(jù)做FFT處理并產(chǎn)生IQ數(shù)據(jù)，最后在運(yùn)算單元對(duì)噪聲產(chǎn)生單元的IQ數(shù)據(jù)和目標(biāo)回波單元的IQ數(shù)據(jù)做復(fù)數(shù)乘法和IFFT運(yùn)算，最后經(jīng)DA轉(zhuǎn)換單元后輸出。

以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出：對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。