本發(fā)明涉及頻譜分析儀領(lǐng)域，尤其涉及一種PCIE標(biāo)準(zhǔn)子卡形態(tài)的頻譜分析儀。

背景技術(shù)：

傳統(tǒng)臺式頻譜分析儀已經(jīng)非常成熟。但是傳統(tǒng)臺式頻譜分析儀無法擺脫獨立使用、手動操作的使用模式。在自動化測試測量領(lǐng)域，傳統(tǒng)臺式頻譜分析儀有很多局限，不太適合高度集成的系統(tǒng)測試，而且該種儀器笨重、顯示屏小，不利于觀察。同時該種儀器功耗大、環(huán)境噪聲大、體積大且價格昂貴，不適應(yīng)節(jié)能減排的大潮流。AD9364收發(fā)器是一款高度集成的射頻收發(fā)器，該收發(fā)器集成了射頻收發(fā)通路所需的放大、混頻、濾波、DAC等模塊，可以實現(xiàn)射頻信號的收發(fā)功能，大大縮小設(shè)備體積。

再者，由于計算機(jī)功能的強(qiáng)大，能夠適配計算機(jī)的小巧靈活儀器已成為現(xiàn)有儀器的發(fā)展趨勢。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供一種尺寸為標(biāo)準(zhǔn)PCIE子卡尺寸的頻譜分析儀。

為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是：

一種PCIE標(biāo)準(zhǔn)子卡形態(tài)的頻譜分析儀，所述的頻譜分析儀包括依次順序連接的、安裝在同一塊基板上的射頻前端模塊、基帶處理模塊、數(shù)字信號處理模塊、高速通信模塊，所述高速通信模塊采用PCIE總線與上位機(jī)相連，所述的上位機(jī)內(nèi)設(shè)置頻譜分析模塊。所述基帶處理模塊采用AD9364射頻收發(fā)器進(jìn)行基帶處理。所述PCIE總線與上位機(jī)之間的接口選用標(biāo)準(zhǔn)PCIE通信金手指。

優(yōu)選的，所述的頻譜分析儀還包括安裝在基板上的信號輸入接口、參考時鐘輸入接口、參考時鐘輸出接口。所述的信號輸入接口、參考時鐘輸入接口、參考時鐘輸出接口分別與射頻前端模塊的輸入端連接。

優(yōu)選的，所述信號輸入接口為SMA接口或N接口。

本發(fā)明的有益效果是：基帶處理模塊采用AD9364射頻收發(fā)器進(jìn)行基帶處理，集成了射頻收發(fā)通路所需的放大、混頻、濾波、DAC等功能，大大縮小了設(shè)備的體積。高速通信模塊采用PCIE總線與上位機(jī)相連，所述PCIE總線接口選用標(biāo)準(zhǔn)PCIE通信金手指，方便插入計算機(jī)主機(jī)PCIE卡槽內(nèi)，在計算機(jī)普及的今天，具有廣泛地使用性。

附圖說明

圖1是本發(fā)明的原理框圖；

圖2是本發(fā)明的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖1～2進(jìn)一步闡述本發(fā)明。

如圖1-圖2所示，一種PCIE標(biāo)準(zhǔn)子卡形態(tài)的頻譜分析儀，所述的頻譜分析儀包括依次順序連接的、安裝在同一塊基板上的射頻前端模塊1、基帶處理模塊2、數(shù)字信號處理模塊3、高速通信模塊4，所述高速通信模塊4采用PCIE總線與上位機(jī)相連。所述的上位機(jī)內(nèi)設(shè)置頻譜分析模塊5。所述基帶處理模塊2采用AD9364射頻收發(fā)器進(jìn)行基帶處理，所述PCIE總線與上位機(jī)之間的接口選用標(biāo)準(zhǔn)PCIE通信金手指6。所述基帶處理模塊2采用AD9364射頻收發(fā)器進(jìn)行基帶處理，AD9364射頻收發(fā)器集成了RF、混合信號、射頻信號收發(fā)的功能，大大縮小頻譜分析儀的體積。AD9364射頻收發(fā)器包括順序連接的低噪聲放大器、IQ放大器、混頻器、頻帶整形濾波器，頻帶整形濾波器可以將接收到的信號下變頻為基帶，以便進(jìn)行數(shù)字化。

所述數(shù)字信號處理模塊3將處理好的信號數(shù)據(jù)傳輸?shù)礁咚偻ㄐ拍K4中。所述高速通信模塊4遵循PCIE協(xié)議，數(shù)字信號處理模塊3傳輸?shù)男盘枖?shù)據(jù)通過高速通信模塊4的PCIE總線傳輸?shù)缴衔粰C(jī)中。所述PCIE總線傳輸具有數(shù)據(jù)傳輸率高的特點。所述頻譜分析模塊5對傳輸?shù)缴衔粰C(jī)的信號數(shù)據(jù)進(jìn)行高級分析的同時完成頻譜圖、瀑布圖、IQ圖、星座圖等顯示，同時進(jìn)行EVM、調(diào)制深度、信號幅度相位參數(shù)等測量。所述上位機(jī)可以選臺式計算機(jī)或筆記本式計算機(jī)或其他帶有中央處理器及主板的智能處理設(shè)備。

所述高速通信模塊4的PCIE總線接口選用標(biāo)準(zhǔn)PCIE通信金手指6。所述的頻譜分析儀還包括安裝在基板上的信號輸入接口7、參考時鐘輸入接口8、參考時鐘輸出接口9，所述的信號輸入接口7、參考時鐘輸入接口8、參考時鐘輸出接口9分別與射頻前端模塊1的輸入端連接。參考時鐘輸入接口8和參考時鐘輸出接口9與射頻前端模塊1連接，提供參考時鐘輸入輸出功能。

所述信號輸入接口7選用SMA接口，也可選用N型接口。

本發(fā)明工作原理：將基板上設(shè)置的金手指6插入上位機(jī)中，參考時鐘輸入接口8和參考時鐘輸出接口9與射頻前端模塊1連接，提供參考時鐘輸入輸出功能。射頻信號通過信號輸入接口7輸入到射頻前端模塊1，經(jīng)過射頻前端模塊1的濾波、放大等處理后，射頻信號進(jìn)入基帶處理模塊2中，進(jìn)行下變頻和IQ解調(diào)，完成射頻信號的數(shù)字化。數(shù)字化后的信號進(jìn)入數(shù)字信號處理模塊3中進(jìn)行緩存和運算。數(shù)字信號處理模塊3將處理好的信號數(shù)據(jù)傳輸?shù)礁咚偻ㄐ拍K4中，高速通信模塊4通過PCIE總線將信號數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，上位機(jī)中的頻譜分析模塊5對收到的信號數(shù)據(jù)進(jìn)行高級分析的同時完成頻譜圖、瀑布圖、IQ圖、星座圖等顯示，同時進(jìn)行EVM、調(diào)制深度、信號幅度相位參數(shù)等測量，相關(guān)人員可以通過上位機(jī)顯示屏讀取圖像和數(shù)據(jù)。

雖然以上描述了本發(fā)明的具體實施方式，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在不背離本發(fā)明的原理和實質(zhì)的前提下，可以對這些實施方式做出多種變更或修改，但這些變更和修改均落入本發(fā)明的保護(hù)范圍。