本發(fā)明涉及電子干擾技術(shù)領(lǐng)域，具體涉及一種無人機欺騙性電子干擾系統(tǒng)。

背景技術(shù)：

無線對抗技術(shù)研究：無線對抗技術(shù)是電子對抗的組成部分，而電子干擾是無線對抗技術(shù)中的一個重要環(huán)節(jié)，即是使敵方電子設(shè)備和系統(tǒng)喪失或降低效能所采取的電波擾亂措施。

無人機使用頻率為：840.5-845MHz、1430-1444MHz和2408-2440MHz。

信號傳輸和信道干擾有如圖1的方式，從圖1可以看出：信號在傳輸過程中是以一定的波特率和調(diào)制方式完成數(shù)據(jù)和聲音的傳輸。針對上述通訊原理，我們打算自行設(shè)計一種屏蔽器用于專門這對無人機的信道進行屏蔽，實現(xiàn)防止無人機監(jiān)視和監(jiān)聽信息的功能。

但目前公開的文獻在涉及欺騙成功牽引條件時均只定性地說明需要較高的欺騙功率，并未從理論上給出具體的分析。若干擾源發(fā)射的欺騙信號功率過高，在降低干擾效率的同時，也使得目標(biāo)接收機可以通過功率檢測等手段監(jiān)測到信號異常，防止接收機跟蹤上欺騙信號，從而使欺騙干擾失效。

技術(shù)實現(xiàn)要素：

(一)要解決的技術(shù)問題

為了克服現(xiàn)有技術(shù)不足，現(xiàn)提出一種無人機欺騙性電子干擾系統(tǒng)。

(二)技術(shù)方案

本發(fā)明通過如下技術(shù)方案實現(xiàn)：本發(fā)明提出了一種無人機欺騙性電子干擾系統(tǒng)，包括干擾信號發(fā)生器以及導(dǎo)航接收機，所述干擾信號發(fā)生器包括數(shù)字信號處理器、數(shù)字模擬轉(zhuǎn)換器、上變頻到射頻轉(zhuǎn)換裝置以及功放器，通過數(shù)字信號處理器產(chǎn)生與入侵的無人機相匹配的干擾信號，經(jīng)過數(shù)字模擬轉(zhuǎn)換器產(chǎn)生模擬信號，再經(jīng)過上變頻到射頻轉(zhuǎn)換裝置以及功放器的功率放大，放大的干擾信號通過設(shè)置于干擾信號發(fā)生器上的發(fā)射天線輻射至位于無人機上的導(dǎo)航接收機。

進一步的，所述數(shù)字信號處理器采用FPGA芯片。

(三)有益效果

本發(fā)明相對于現(xiàn)有技術(shù)，具有以下有益效果：

本發(fā)明提到的一種無人機欺騙性電子干擾系統(tǒng)，是一種針對擴頻系統(tǒng)的相關(guān)干擾，它通過發(fā)射與真實信號相同或相似，而功率更強一些的虛假信號，引導(dǎo)接收機對其進行捕獲跟蹤，導(dǎo)致接收機輸出錯誤的定時定位信息或者無信息輸出。

附圖說明

圖1是無人機信號傳輸結(jié)構(gòu)框圖。

圖2是本發(fā)明使用示意圖。

圖3是本發(fā)明結(jié)構(gòu)連接框圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

如圖2和圖3所示的一種無人機欺騙性電子干擾系統(tǒng)，包括干擾信號發(fā)生器以及導(dǎo)航接收機，所述干擾信號發(fā)生器包括數(shù)字信號處理器、數(shù)字模擬轉(zhuǎn)換器、上變頻到射頻轉(zhuǎn)換裝置以及功放器，通過數(shù)字信號處理器產(chǎn)生與入侵的無人機相匹配的干擾信號，經(jīng)過數(shù)字模擬轉(zhuǎn)換器產(chǎn)生模擬信號，再經(jīng)過上變頻到射頻轉(zhuǎn)換裝置以及功放器的功率放大，放大的干擾信號通過設(shè)置于干擾信號發(fā)生器上的發(fā)射天線輻射至位于無人機上的導(dǎo)航接收機。

其中，所述數(shù)字信號處理器采用FPGA芯片。

目前用于數(shù)字信號處理的器件主要有ARM，DSP，F(xiàn)PGA以及專用集成芯片(ASIC)等。對于無線通信系統(tǒng)而言，要求芯片處理速度快，實時性好，功耗低，并且易于編程實現(xiàn)，開發(fā)周期短。DSP和FPGA都具有以上特點，而且編程資源豐富，是現(xiàn)代通信系統(tǒng)開發(fā)的首選處理器。DSP采用哈佛結(jié)構(gòu)，嵌入了復(fù)雜算法處理硬核，并采用流水線技術(shù)，大大提高了運算的速度。但是對于本系統(tǒng)，設(shè)計很多部分要并行處理，需要采用多片DSP實現(xiàn)，使得電路板體積會比較大。FPGA芯片以其多功能并行執(zhí)行的特點適合設(shè)計要求。并且其邏輯資源豐富，時序控制簡單，對外接口多，方便實時編程的實現(xiàn)。對于FPGA設(shè)計，開發(fā)方提供有可選擇應(yīng)用IP核，縮短開發(fā)時間。基于以上考慮本系統(tǒng)采用FPGA芯片為主處理器。

FPGA(Field-Programmable Gate Array)，中文稱為現(xiàn)場可編程門陣列。FPGA是一種可以優(yōu)化定制電路中的缺點而且改變了原來那些可編程電路中數(shù)量限制的不夠之處的電路。FPGA是通過使用硬件描述語言來進行編程的，在設(shè)計電路時，有著高速，高效的優(yōu)點。并且在實現(xiàn)電路時可以將一些數(shù)字電路進行復(fù)雜邏輯的組合，有些器件更是有著記憶的功能，使得設(shè)計的程序或電路性能更加優(yōu)良，實現(xiàn)的功能也更加多樣化。但相比較單片機等開發(fā)系統(tǒng)，F(xiàn)PGA也有著一定的缺點，比如它的程序編寫較為復(fù)雜，學(xué)習(xí)難度也比較高，所以要精通于使用FPGA的使用，還是需要更多的練習(xí)和學(xué)習(xí)才能達到的。系統(tǒng)硬件平臺的主要芯片，主處理器FPGA型號為ALTERA公司的Stratix III系列芯片，其鎖相環(huán)資源較多，可以多時鐘管理。查找表，觸發(fā)器，SRAM等邏輯資源豐富，能夠滿足左右旋兩路信號的解調(diào)。另外相比Xilinx芯片而言，成本較低，方便設(shè)計。該系列芯片接口有3.3V，2.5V，1.8V，1.1V四種電平接口標(biāo)準，能適應(yīng)多種接口芯片和A/D芯片。可以采用1.8V電平IO標(biāo)準，實現(xiàn)與其他芯片的通信，降低系統(tǒng)的功耗。Stratix III系列FPGA引入了功耗控制技術(shù)，保證系統(tǒng)中的主要功能模塊正常運行，同時減小對次要速度較低電路的功率消耗。

對于擴頻碼為短周期重復(fù)碼的擴頻信號，利用其偽碼的周期重復(fù)特性，欺騙信號可以在最長一個偽碼周期內(nèi)與真實信號自動實現(xiàn)相位匹配，并通過稍高于真實信號的功率將接收機偽碼跟蹤環(huán)路牽引至跟蹤欺騙信號。同時，由于欺騙信號偽碼的周期重復(fù)特性，如果在一個偽碼周期內(nèi)欺騙不成功，該欺騙信號還可以自動在下一個偽碼周期實施牽引，直至成功引導(dǎo)目標(biāo)接收機。一旦欺騙信號成功牽引目標(biāo)接收機偽碼跟蹤環(huán)路，干擾方則可以通過調(diào)整其發(fā)射的欺騙信號偽碼相位控制目標(biāo)接收機的定時定位結(jié)果，從而達到欺騙目標(biāo)接收機的目的。

只要欺騙信號功率經(jīng)多普勒損耗后高于真實信號就能成功牽引接收機偽碼跟蹤環(huán)路，從而實施成功欺騙干擾。

通過對FPGA的編程可以產(chǎn)生與入侵的無人機相匹配的干擾信號，經(jīng)過DAC(中文：數(shù)字模擬轉(zhuǎn)換器，是一種將數(shù)字信號轉(zhuǎn)換為模擬信號(以電流、電壓或電荷的形式)的設(shè)備)轉(zhuǎn)換裝置產(chǎn)生模擬信號，在經(jīng)過上變頻到射頻的轉(zhuǎn)換以及功率放大的過程，可以輻射到空間的電磁頻率向空間發(fā)射出去以達到干擾入侵無人機的目的。

上面所述的實施例僅僅是對本發(fā)明的優(yōu)選實施方式進行描述，并非對本發(fā)明的構(gòu)思和范圍進行限定。在不脫離本發(fā)明設(shè)計構(gòu)思的前提下，本領(lǐng)域普通人員對本發(fā)明的技術(shù)方案做出的各種變型和改進，均應(yīng)落入到本發(fā)明的保護范圍，本發(fā)明請求保護的技術(shù)內(nèi)容，已經(jīng)全部記載在權(quán)利要求書中。