本發(fā)明屬于聲學(xué)檢測領(lǐng)域，具體涉及一種基于DSP和FPGA架構(gòu)的實現(xiàn)超聲波飛行時間測量的裝置。

背景技術(shù)：

現(xiàn)有的超聲波飛行時間測量方法主要有閾值法和互相關(guān)法：

1)閾值法。設(shè)定一個閥值，當(dāng)接收到的波形信號幅度超過該設(shè)定的閥值時，將這個時刻作為超聲波回波波到時刻，即超聲波飛行時間。然而不能忽略噪聲的影響，實際中設(shè)定的閾值通常設(shè)為三到五倍的背景噪聲左右，以盡量減小噪聲帶來的誤差。但是如果設(shè)定的閥值過高，可能忽略某些超聲波回波信號。設(shè)定的閥值過低，則難以排除噪聲的影響。因此，閾值法很難滿足實際應(yīng)用。

2)互相關(guān)法?；ハ嚓P(guān)法根據(jù)發(fā)射波形信號與接收波形信號在時間軸上不同時刻的相關(guān)程度，能夠有效地分析發(fā)射波形信號和接收波形信號之間的時間延遲關(guān)系，進而得出超聲波飛行時間。該方法避免了閾值法中直接尋找超聲波波到時刻帶來的誤差，提高了超聲波飛行時間的測量精度。但是互相關(guān)法中的參考波形必須與超聲波回波波形僅存在時間軸上的平移，且互相關(guān)法只能消除噪聲形式為高斯白噪聲的影響。這些條件制約了超聲波飛行時間測量的可操作性。

與超聲波相關(guān)的研究諸如溫度、距離等參數(shù)測量，其核心都可以轉(zhuǎn)化為對超聲波飛行時間的測量。因此，高精度、實時性較強的超聲波飛行時間測量對于超聲波測溫、超聲波測距具有重要意義。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是解決現(xiàn)有的閾值法、互相關(guān)法等超聲波飛行時間測量方法具有時延較長的問題。

為實現(xiàn)本發(fā)明目的而采用的技術(shù)方案是這樣的，一種基于DSP和FPGA架構(gòu)的超聲波飛行時間測量裝置及方法，其特征在于:

搭建包括DSP控制模塊、上位機、電源驅(qū)動模塊、信號調(diào)理模塊、A/D轉(zhuǎn)換模塊，F(xiàn)PGA緩存模塊、超聲波發(fā)射換能器、超聲波接收換能器的超聲波飛行時間測量裝置硬件系統(tǒng)；

測量過程包括以下步驟：

1)上位機控制DSP控制模塊中的內(nèi)置外設(shè)ePWM模塊發(fā)出周期性的n個方波信號，n為自然數(shù)；

2)方波信號經(jīng)過電源驅(qū)動模塊傳到超聲波發(fā)射換能器輸入端，超聲波發(fā)射換能器將接收到的方波信號轉(zhuǎn)換為機械能，即向外發(fā)出超聲波；

3)超聲波接收換能器將機械能轉(zhuǎn)換為電能,即接收信號，接收信號通過采樣得到回波信號，超聲波接收換能器的輸出端口與信號調(diào)理模塊輸入端口連接，信號調(diào)理模塊將所述的回波信號通過A/D轉(zhuǎn)換模塊進行A/D轉(zhuǎn)換，使回波信號轉(zhuǎn)換為與所述的n個方波對應(yīng)的數(shù)字回波信號y_n(t)；

4)數(shù)字信號傳入FPGA緩存模塊進行緩存。FPGA緩存模塊將數(shù)字信號傳輸?shù)紻SP控制模塊，由DSP控制模塊計算得到超聲波飛行時間：

4-1)針對信號y_n(t)，利用希爾伯特變換求取其回波包絡(luò)A[y_n(t)]；

4-2)運用超聲波回波包絡(luò)模型函數(shù)對實際回波包絡(luò)A[y_n(t)]進行擬合，最終得到精確的回波包絡(luò)模型A(t)；

所述的超聲波回波包絡(luò)模型函數(shù)為其中，A₀為波形信號的幅度；τ為超聲波回波到達(dá)時刻；T和α為超聲波回波包絡(luò)形狀參數(shù)；u(*)為階躍函數(shù)；

4-3)根據(jù)回波包絡(luò)模型A(t)，計算包絡(luò)最大值對應(yīng)的時間T_max；

4-4)令t＝T_max，

根據(jù)公式計算出與T_max對應(yīng)的τ值，最終由Δt＝T_max-τ確定超聲波飛行時間τ。

式中，y(t)為超聲波包絡(luò)模型函數(shù)；k為超聲波信號總的增益；δ表示超聲波換能器參數(shù)，T為超聲波信號的周期。

值得說明的是，基于上述裝置和方法，本發(fā)明解決了超聲波飛行時間測量中的實時性和精確性問題。即提供一種基于DSP和FPGA架構(gòu)的超聲波飛行時間測量裝置，運用該裝置結(jié)合最大特征值算法實現(xiàn)超聲波飛行時間的精確、快速測量。

附圖說明

圖1：所述裝置硬件原理框圖。

圖2：所述裝置電源驅(qū)動模塊PCB圖。

圖3：所述裝置信號調(diào)理模塊中超聲波接收換能器輸出信號電壓放大電路原理圖(mV級放大為±5V)

圖4：所述裝置信號調(diào)理模塊中±5V轉(zhuǎn)為1-3V電路原理圖。

圖5：所述裝置信號調(diào)理模塊外接+12V電源轉(zhuǎn)為+5V電路原理圖。

圖6：所述裝置信號調(diào)理模+5V轉(zhuǎn)為-5V電路原理圖。

圖7：所述裝置A/D轉(zhuǎn)換模塊、FPGA緩存模塊電路原理圖。

圖8：所述裝置實物圖。

具體實施方式

下面結(jié)合實施例對本發(fā)明作進一步說明，但不應(yīng)該理解為本發(fā)明上述主題范圍僅限于下述實施例。在不脫離本發(fā)明上述技術(shù)思想的情況下，根據(jù)本領(lǐng)域普通技術(shù)知識和慣用手段，做出各種替換和變更，均應(yīng)包括在本發(fā)明的保護范圍內(nèi)。

本實施例公開一種基于DSP和FPGA架構(gòu)的超聲波飛行時間測量裝置及方法，

搭建包括DSP控制模塊、上位機、電源驅(qū)動模塊、信號調(diào)理模塊、A/D轉(zhuǎn)換模塊，F(xiàn)PGA緩存模塊、超聲波發(fā)射換能器、超聲波接收換能器的超聲波飛行時間測量裝置硬件系統(tǒng)。

如圖1所示，一種基于DSP和FPGA架構(gòu)的超聲波飛行時間測量裝置主要包括DSP控制模塊、上位機、電源驅(qū)動模塊、信號調(diào)理模塊、A/D轉(zhuǎn)換模塊，F(xiàn)PGA緩存模塊、超聲波收發(fā)換能器。DSP控制模塊采用美國德州儀器公司TI TMS320F 2000系列32位浮點控制器TMS320F28335。電源驅(qū)動模塊包括兩種驅(qū)動電路，采用74L04六非門芯片和穩(wěn)壓芯片LM2596，來驅(qū)動超聲波發(fā)射換能器發(fā)射超聲波。超聲波收發(fā)換能器型號為40LT-16和40LR-16。信號調(diào)理模塊主要功能是對接收到的超聲波信號進行電壓調(diào)節(jié)，以滿足A/D轉(zhuǎn)換模塊的電壓轉(zhuǎn)換要求。A/D轉(zhuǎn)換模塊采用的芯片為ADC9226。FPGA緩存模塊采用Altera公司Cyclone 2系列EP2C8Q208C8芯片，其功能為對A/D轉(zhuǎn)換模塊輸出的數(shù)字信號進行采樣并緩存以便DSP控制模塊對緩存數(shù)據(jù)進行讀取。上位機控制DSP控制模塊中的內(nèi)置外設(shè)ePWM模塊發(fā)出周期性方波信號。方波信號經(jīng)過電源驅(qū)動模塊傳到超聲波發(fā)射換能器輸入端，超聲波發(fā)射換能器將接收到的方波信號轉(zhuǎn)換為機械能，并與超聲波接收換能器進行信號轉(zhuǎn)換。超聲波接收換能器將機械能轉(zhuǎn)換為電能并接收回波信號。超聲波接收換能器的輸出端口與信號調(diào)理模塊輸入端口連接，信號調(diào)理模塊將接收到的回波信號通過A/D轉(zhuǎn)換模塊進行A/D轉(zhuǎn)換，使回波信號轉(zhuǎn)換為數(shù)字信號。數(shù)字信號傳入FPGA緩存模塊進行緩存。FPGA緩存模塊將數(shù)字信號傳輸?shù)紻SP控制模塊，由DSP控制模塊得到超聲波飛行時間。

由于超聲波發(fā)射換能器需要驅(qū)動電路才能正常工作，所以需要在超聲波發(fā)射換能輸入端加入電源驅(qū)動模塊來驅(qū)動超聲波發(fā)射換能器發(fā)射信號。圖2為所述裝置電源驅(qū)動模塊PCB圖，包括兩種電源驅(qū)動電路，一種是采用74L04六非門芯片，由74L04的六個反相器組成多級放大電路對ePWM模塊發(fā)出的方波信號進行電壓放大，驅(qū)動超聲波發(fā)射換能器發(fā)射超聲波。另一種是通過穩(wěn)壓芯片LM2596將12V電壓轉(zhuǎn)為5V電壓，驅(qū)動發(fā)射換能器發(fā)射超聲波。

因為超聲波接收換能器輸出信號電壓不滿足A/D轉(zhuǎn)換模塊輸入電壓要求，所以，需要在超聲波接收換能器和A/D轉(zhuǎn)換模塊之間加入信號調(diào)理模塊進行電壓調(diào)節(jié)，來滿足A/D轉(zhuǎn)換模塊輸入電壓要求，超聲波接收換能器輸出信號電壓一般為mV級，A/D轉(zhuǎn)換模塊輸入電壓要求為1-3V。

圖3為信號調(diào)理模塊中的超聲波接收換能器輸出信號電壓放大電路原理圖。首先將超聲波接收換能器輸出信號電壓(mV級)放大為±5V。圖3中，TL074雙運放芯片將超聲波接收換能器輸出信號電壓轉(zhuǎn)為±5V之后，由ADin端口進入下一級±5V轉(zhuǎn)1-3V電路(圖4)。

圖4中，電阻阻值為18K和2K的電阻組成降壓網(wǎng)絡(luò)，將±5V電壓轉(zhuǎn)為±1V電壓。由電壓基準(zhǔn)源芯片ADR5040(提供2.048V基準(zhǔn)電壓)、TL072芯片和AD9065運算放大器芯片構(gòu)成加法電路，將±1V電壓轉(zhuǎn)為到1-3V，從而滿足A/D轉(zhuǎn)換模塊輸入端電壓要求，轉(zhuǎn)換之后的電壓從ADout端口輸出進入A/D采樣模塊輸入端。

在圖4中，信號調(diào)理模塊中的AD9065運算放大器芯片需要外接±5V電源，所以首先利用現(xiàn)有的+12V電源將+12V電源轉(zhuǎn)為+5V，然后將+5V電源轉(zhuǎn)為-5V。圖5為信號調(diào)理模塊外接+12V電源轉(zhuǎn)為+5V電路原理圖。+12V電源經(jīng)過穩(wěn)壓芯片LM2596穩(wěn)壓后輸出+5V電壓。圖6為信號調(diào)理模+5V轉(zhuǎn)為-5V電路原理圖。DC-DC變換器控制芯片MC34063將+5V電壓轉(zhuǎn)為-5V電壓。因此，得到AD9065運算放大器芯片所需±5V電源。

圖7為A/D轉(zhuǎn)換模塊、FPGA緩存模塊電路原理圖。信號調(diào)理模塊的輸出信號(模擬信號)通過Ain端口進入A/D轉(zhuǎn)換芯片AD9226進行模擬信號與數(shù)字信號的轉(zhuǎn)換和采樣。數(shù)字信號通過接口D0-D7進入FPGA緩存模塊進行緩存。DSP控制模塊控制FPGA緩存模塊，利用FPGA緩存模塊中的雙口RAM和FIFO數(shù)據(jù)傳輸方式，將采樣得到的數(shù)字信號從FPGA緩存模塊輸出到DSP控制模塊并運用最大特征值算法得到超聲波飛行時間。圖8為所述裝置實物圖。

測量過程包括以下步驟：

1)上位機控制DSP控制模塊中的內(nèi)置外設(shè)ePWM模塊發(fā)出周期性的n個方波信號，n為自然數(shù)。

2)方波信號經(jīng)過電源驅(qū)動模塊傳到超聲波發(fā)射換能器輸入端，超聲波發(fā)射換能器將接收到的方波信號轉(zhuǎn)換為機械能，即向外發(fā)出超聲波。

3)超聲波接收換能器將機械能轉(zhuǎn)換為電能，即接收信號，接收信號通過采樣得到回波信號。超聲波接收換能器的輸出端口與信號調(diào)理模塊輸入端口連接，信號調(diào)理模塊將接收到的回波信號通過A/D轉(zhuǎn)換模塊進行A/D轉(zhuǎn)換，使回波信號轉(zhuǎn)換為與所述的n個方波對應(yīng)的數(shù)字回波信號y_n(t)。

4)數(shù)字信號傳入FPGA緩存模塊進行緩存。FPGA緩存模塊將數(shù)字信號傳輸?shù)紻SP控制模塊，由DSP控制模塊計算得到超聲波飛行時間：

4-1)針對信號y_n(t)，利用希爾伯特變換求取其回波包絡(luò)A[y_n(t)]。

4-2)運用超聲波回波包絡(luò)模型函數(shù)對實際回波包絡(luò)A[y_n(t)]進行擬合，最終得到精確的回波包絡(luò)模型A(t)。進一步，本發(fā)明采用BP神經(jīng)網(wǎng)絡(luò)進行包絡(luò)函數(shù)的擬合，BP神經(jīng)網(wǎng)絡(luò)的代價函數(shù)為其中θ為神經(jīng)網(wǎng)絡(luò)模型設(shè)置的權(quán)值，A(θ,i)為權(quán)值為θ時神經(jīng)網(wǎng)絡(luò)模型的輸出值，y(i)為實際回波包絡(luò)A[y_n(t)]的采樣數(shù)據(jù),i為第i個采樣點,[a,b]為擬合區(qū)間。通過迭代優(yōu)化求得使J[A(θ,i)]達(dá)到最小值時的包絡(luò)模型，即最優(yōu)模型。

所述的超聲波回波包絡(luò)模型函數(shù)為其中，A₀為波形信號的幅度。τ為超聲波回波到達(dá)時刻。T和α為超聲波回波包絡(luò)形狀參數(shù)。為階躍函數(shù)。

4-3)根據(jù)回波包絡(luò)模型A(t)，計算包絡(luò)最大值對應(yīng)的時間T_max。

4-4)令t＝T_max，

根據(jù)公式計算出與T_max對應(yīng)的τ值，最終由Δt＝T_max-τ確定超聲波飛行時間Δt。

式中，y(t)為超聲波包絡(luò)模型函數(shù)(回波信號由接收信號采樣得到，包絡(luò)由回波信號經(jīng)過希爾伯特變換得到)。k為超聲波信號總的增益。δ表示超聲波換能器參數(shù)，在發(fā)射波個數(shù)為6-14時，δ等于160μs。T為超聲波信號的周期。