国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種應(yīng)用于海洋地震勘探拖纜系統(tǒng)中的水下數(shù)據(jù)傳輸裝置的制作方法

      文檔序號(hào):12457376閱讀:196來(lái)源:國(guó)知局

      本發(fā)明涉及海洋地震勘探設(shè)備的技術(shù)領(lǐng)域,具體涉及一種應(yīng)用于海洋地震勘探拖纜系統(tǒng)中的水下數(shù)據(jù)傳輸裝置。



      背景技術(shù):

      海洋地震勘探拖纜系統(tǒng)主要應(yīng)用于海洋資源勘探領(lǐng)域,拖纜上每隔一段距離拖掛一個(gè)數(shù)字包。該系統(tǒng)作業(yè)時(shí),人工激發(fā)地震波信號(hào),每級(jí)數(shù)字包采集海底反射的地震數(shù)據(jù),并逐級(jí)傳輸?shù)酱d分析系統(tǒng)進(jìn)行分析處理,從而解析出海底地質(zhì)結(jié)構(gòu)。

      在之前的海洋地震勘探拖纜系統(tǒng)中,水下數(shù)據(jù)傳輸裝置主要包括均衡器、串并轉(zhuǎn)換、并串轉(zhuǎn)換、預(yù)加重等芯片功能模塊,以及一塊FPGA構(gòu)成的中央處理模塊,從而實(shí)現(xiàn)高速數(shù)據(jù)的長(zhǎng)距離傳輸。這樣的傳輸裝置集成度不高,體積大,不方便安裝,同時(shí)功耗較大,受限于海洋勘探作業(yè)中的供電方式,不利于對(duì)系統(tǒng)中的拖纜長(zhǎng)度進(jìn)行拓展,難以進(jìn)行深海地質(zhì)結(jié)構(gòu)的勘探。

      隨著海洋地震勘探的深海化,現(xiàn)有的拖纜系統(tǒng)掛載能力不足,需要降低水下拖纜傳輸包的集成度和功耗,以增強(qiáng)拖纜掛載能力,從而增加拖纜長(zhǎng)度。



      技術(shù)實(shí)現(xiàn)要素:

      本發(fā)明技術(shù)解決問(wèn)題:克服現(xiàn)有技術(shù)的不足,提供一種應(yīng)用于海洋地震勘探拖纜系統(tǒng)中的水下數(shù)據(jù)傳輸裝置,解決水下數(shù)據(jù)傳輸裝置的集成度和功耗問(wèn)題。

      為了解決上述技術(shù)問(wèn)題,本發(fā)明設(shè)計(jì)一個(gè)拖掛在海洋地震勘探系統(tǒng)水下拖纜上的新型高集成、低功耗傳輸包,在總功率不變的情況下,增強(qiáng)水下拖纜系統(tǒng)掛載傳輸包的數(shù)量,增加拖纜長(zhǎng)度,實(shí)現(xiàn)對(duì)深海的地質(zhì)勘探。

      傳輸包包括一個(gè)電源轉(zhuǎn)換模塊,把船上逐級(jí)傳下來(lái)的高壓直流電源轉(zhuǎn)換成低壓直流電源給傳輸包上芯片供電。

      傳輸包上的采集板接口和另一個(gè)采集板相連,接收采集板上采集到的地震波數(shù)據(jù)。

      傳輸包上的FPGA使用Altera的Cyclone V系列,用來(lái)接收處理上級(jí)傳輸包傳來(lái)的數(shù)據(jù),整理好后傳輸給下一級(jí)傳輸包,同時(shí)可以接收船上發(fā)出的命令并返回實(shí)時(shí)工作狀態(tài)給船載系統(tǒng)。

      FPGA內(nèi)部對(duì)數(shù)據(jù)的處理分為采集、發(fā)送、接收、中央處理四個(gè)模塊。

      采集模塊負(fù)責(zé)對(duì)采集板接口傳來(lái)的本地傳感器、ADC采集到的數(shù)字信號(hào)進(jìn)行協(xié)議編碼,數(shù)據(jù)壓縮,8B/10B編碼,處理好的數(shù)據(jù)發(fā)送到中央處理模塊等待處理。

      發(fā)送模塊對(duì)中央處理模塊發(fā)送過(guò)來(lái)的并行數(shù)據(jù)進(jìn)行串行化處理,在FPGA內(nèi)部實(shí)現(xiàn)對(duì)串行信號(hào)的預(yù)加重,減少長(zhǎng)距離信道傳輸中信號(hào)的失真。

      接收模塊用來(lái)接收上一級(jí)傳輸包發(fā)送的數(shù)據(jù),采用Serdes方式傳輸,首先利用FPGA實(shí)現(xiàn)基于LMS算法的自適應(yīng)均衡器,降低碼間干擾,降低誤碼率。對(duì)處理好的串行數(shù)據(jù)并行化處理,再發(fā)送至中央處理模塊。為了實(shí)現(xiàn)時(shí)鐘同步,需要在串并轉(zhuǎn)換的同時(shí)從串行數(shù)據(jù)中解析出同步時(shí)鐘,可以通過(guò)FPGA內(nèi)置PLL實(shí)現(xiàn)也可以外接壓控振蕩器實(shí)現(xiàn),滿(mǎn)足不同數(shù)據(jù)率的要求。

      中央處理模塊主要用來(lái)對(duì)接收模塊和采集模塊傳輸至的數(shù)據(jù)根據(jù)協(xié)議進(jìn)行判選,判斷無(wú)誤的數(shù)據(jù)繼續(xù)發(fā)往發(fā)送模塊,如果采集模塊傳至的數(shù)據(jù)出現(xiàn)誤碼則對(duì)采集模塊發(fā)出重傳指令,對(duì)采集模塊緩存的數(shù)據(jù)進(jìn)行重新傳輸,如果接收模塊傳至的數(shù)據(jù)出現(xiàn)誤碼則直接丟棄。

      本發(fā)明區(qū)別于傳統(tǒng)設(shè)計(jì),把接收模塊和發(fā)送模塊集成在FPGA內(nèi)部,而不需要在外圍添加均衡、串并并串轉(zhuǎn)換、預(yù)加重芯片,從而降低功率,提高集成度。接收模塊基于最小均方算法實(shí)現(xiàn)自適應(yīng)均衡,提高傳輸裝置接收到數(shù)據(jù)的可靠性,降低誤碼率,同時(shí)利用鎖相環(huán)從均衡后的串行數(shù)據(jù)中解析出時(shí)鐘,與本地時(shí)鐘進(jìn)行比較,從而實(shí)現(xiàn)本級(jí)傳輸裝置和上級(jí)傳輸裝置的時(shí)鐘同步。

      FPGA內(nèi)部的中央處理模塊可以對(duì)采集模塊和接收模塊傳至的數(shù)據(jù)進(jìn)行區(qū)分處理。如果經(jīng)采集模塊傳至的數(shù)據(jù)出現(xiàn)誤碼,中央處理模塊可以發(fā)送重傳指令,對(duì)采集模塊緩存的數(shù)據(jù)進(jìn)行重傳處理,直至最終數(shù)據(jù)正確,采集模塊清除緩存,確保采集到的數(shù)據(jù)準(zhǔn)確可靠。如果經(jīng)接收模塊傳送至的數(shù)據(jù)出現(xiàn)誤碼,為了減少協(xié)議開(kāi)銷(xiāo),直接舍棄錯(cuò)誤數(shù)據(jù)。

      本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:

      (1)在之前的海洋地震勘探拖纜系統(tǒng)中,水下數(shù)據(jù)傳輸裝置集成度不高、體積偏大,不方便安裝,同時(shí)功耗較大,受限于海洋勘探作業(yè)中的供電方式,不利于對(duì)系統(tǒng)中的拖纜長(zhǎng)度進(jìn)行拓展,難以進(jìn)行深海地質(zhì)結(jié)構(gòu)的勘探。本發(fā)明高集成、低功耗,具有廣闊的應(yīng)用前景。

      (2)本發(fā)明和舊系統(tǒng)相比省去了外部的預(yù)加重芯片、均衡芯片、串并轉(zhuǎn)換芯片、并串轉(zhuǎn)換芯片,通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)了這些功能,滿(mǎn)足實(shí)現(xiàn)傳輸功能降低誤碼率要求的同時(shí),大大簡(jiǎn)化了傳輸包的硬件設(shè)計(jì)。

      (3)本發(fā)明由于設(shè)計(jì)的簡(jiǎn)化,把功能都集中在FPGA內(nèi)部,提高了集成度,縮小了傳輸包的體積,方便實(shí)際工程中的配置安裝。

      (4)本發(fā)明省略了外圍芯片的設(shè)計(jì),每個(gè)傳輸包降低總功率減少60%左右,極大的增強(qiáng)了海洋地震勘探系統(tǒng)水下拖纜的掛載能力,實(shí)現(xiàn)對(duì)拖纜長(zhǎng)度的升級(jí)換代。

      附圖說(shuō)明

      圖1為本發(fā)明組成框圖。

      具體實(shí)施方式

      如圖1所示,本發(fā)明包括:電源轉(zhuǎn)換模塊、FPGA和采集板接口;FPGA包括接收模塊、發(fā)送模塊、中央處理模塊。

      電源轉(zhuǎn)換模塊,把高壓的直流電源轉(zhuǎn)換成低壓的直流電源給傳出包供電。

      FPGA內(nèi)接收模塊,接收上級(jí)傳輸包傳送到的串行數(shù)據(jù)。

      采集模塊,接收本地采集板的數(shù)據(jù),并進(jìn)行處理。

      發(fā)送模塊,把處理好的數(shù)據(jù)發(fā)送到下一級(jí)的傳輸包。

      中央處理模塊,對(duì)數(shù)據(jù)進(jìn)行處理,同時(shí)具備檢錯(cuò)糾錯(cuò)功能,提高穩(wěn)定性。

      如圖1所示,上級(jí)傳輸包傳到本地傳輸包的數(shù)據(jù),直接進(jìn)入FPGA內(nèi)部接收模塊。經(jīng)過(guò)長(zhǎng)距離的傳輸進(jìn)入接收模塊的數(shù)據(jù)與上一級(jí)傳輸包發(fā)送的數(shù)據(jù)相比有所衰減,在接收模塊中首先對(duì)這些數(shù)據(jù)進(jìn)行基于LMS算法的自適應(yīng)均衡,以便降低誤碼率。借助鎖相環(huán)從均衡處理后得到的串行數(shù)據(jù)中恢復(fù)出時(shí)鐘,同時(shí)利用該時(shí)鐘把均衡后得到的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù),處理好后的并行數(shù)據(jù)發(fā)往中央處理模塊。

      采集板接口與外圍的采集板相連,傳輸包內(nèi)部的采集模塊通過(guò)采集板接口接收到外圍采集板采集到的數(shù)據(jù)。在采集模塊中對(duì)這些無(wú)序的數(shù)據(jù)進(jìn)行緩存,緩存好后按照設(shè)定好的協(xié)議進(jìn)行編碼,并對(duì)協(xié)議編碼后的數(shù)據(jù)進(jìn)行壓縮。為了防止數(shù)據(jù)流中0或1過(guò)于集中,最后在采集模塊中對(duì)壓縮好的數(shù)據(jù)再進(jìn)行8B/10B編碼,處理好后的數(shù)據(jù)發(fā)往中央處理模塊。

      在中央處理模塊中對(duì)所接收到的數(shù)據(jù)按照協(xié)議進(jìn)行檢錯(cuò),為了保證傳輸?shù)膶?shí)時(shí)性,如果是接收模塊傳輸至的數(shù)據(jù)出現(xiàn)了部分誤碼,因?yàn)椴⒉挥绊懽罱K分析,直接舍棄。如果是采集模塊傳輸至的數(shù)據(jù)出現(xiàn)了誤碼,中央處理模塊給采集模塊發(fā)出重傳指令,采集模塊把之前緩存好的數(shù)據(jù)處理后重新發(fā)往中央處理模塊,直至數(shù)據(jù)準(zhǔn)確可靠。中央處理模塊最后把綜合好的可靠數(shù)據(jù)發(fā)往發(fā)送模塊。

      發(fā)送模塊接收來(lái)自中央處理模塊的并行數(shù)據(jù),根據(jù)接收模塊從串行數(shù)據(jù)中解析出的時(shí)鐘調(diào)整本地時(shí)鐘,利用調(diào)整后的時(shí)鐘把并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù),最后為了盡可能減少長(zhǎng)距離傳輸過(guò)程中的信號(hào)衰弱,對(duì)串行數(shù)據(jù)進(jìn)行預(yù)加重處理,處理好的數(shù)據(jù)發(fā)往下一級(jí)傳輸包。

      以上就是每一級(jí)傳輸包的工作流程,大部分的工作都集成在FPGA內(nèi)部實(shí)現(xiàn),提高了集成度,同時(shí)降低了傳輸包的功耗,為海洋地震勘探拖纜系統(tǒng)的升級(jí)提供了技術(shù)支持。

      綜上所述,以上僅為本發(fā)明的較佳實(shí)施例而已,并非用于限定本發(fā)明的保護(hù)范圍,因此凡本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。

      當(dāng)前第1頁(yè)1 2 3 
      網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1