本發(fā)明涉及gnss導航衛(wèi)星接收機應用領(lǐng)域，尤其涉及一種基于soc的gnss衛(wèi)星信號處理的基帶硬件平臺電路結(jié)構(gòu)。

背景技術(shù)：

gnss(globalnavigationsatellitesystem)是一種利用衛(wèi)星發(fā)射信號，地球表面或鄰近地面的接收機接收信號來測量觀測物的位置和時間等信息的全球?qū)Ш叫l(wèi)星系統(tǒng)。gnss衛(wèi)星信號包含北斗衛(wèi)星導航系統(tǒng)(bds)、美國的gps、俄羅斯的glonass、歐洲的galileo，以及相關(guān)的增強系統(tǒng)，如美國的waas(廣域增強系統(tǒng))、歐洲的egnos(歐洲靜地導航重疊系統(tǒng))和日本的msas(多功能運輸衛(wèi)星增強系統(tǒng))等，還涵蓋在建和以后要建設的其他衛(wèi)星導航系統(tǒng)。

其中bds、gps和galileo信號采用典型的碼分多址(cdma)調(diào)制技術(shù)進行合成，glonass信號采用頻分多址(fdma)調(diào)制技術(shù)合成，其完整信號主要包括載波、偽隨機碼和數(shù)據(jù)碼等三種分量。bds信號載波分別記作b1(1561.098mhz)、b2(1207.14mhz)和b3(1268.52mhz)。gps信號載波分別記作l1(1575.42mhz)、l2(1227.6mhz)和l5(1176.45mhz)。glonass信號載波分別記作g1(1602mhz)、g2(1246mhz)。galileo信號載波分別記作e1(1589.74mhz)、e2(1561.1mhz)、e5a(1176.45mhz)、e5b(1207.14mhz)和e6(1278.75mhz)。共計四系統(tǒng)十三個頻點，每個衛(wèi)星系統(tǒng)的各個衛(wèi)星都在各自的兩個或者三個載波頻率上發(fā)射廣播測距碼和導航信息。射頻通道接收完所有信號后，基帶電路平臺對信號進行信號相關(guān)、捕獲、跟蹤、導航電文解析、定位解算、以及rtk(real-timekinematic，載波相位差分技術(shù))高精度解算，并把原始觀測數(shù)據(jù)、rtk、ppp(precisepointpositioning，精密單點定位)定位結(jié)果數(shù)據(jù)輸出。

在現(xiàn)有技術(shù)中，有一種設計方案是選擇了分離式的平臺作為gnss接收機基帶平臺，采用1顆fpga(field－programmablegatearray，現(xiàn)場可編程門陣列)芯片加1顆mcu芯片(這里mcu包含arm或者dsp，以下統(tǒng)一稱為mcu)，兩者以獨立形式放置在接收機的同一個電路板配合工作，一般采用emif(外部存儲器連接接口)，完成對gnss中頻信號的處理，其中fpga芯片主要完成相關(guān)、捕獲、跟蹤，mcu芯片完成對fpga的控制、導航電文解析、定位解算和高精度解算等，數(shù)據(jù)輸出接口包含uart(universalasynchronousreceiver/transmitter，通用異步收發(fā)傳輸器)、usb、10m以太網(wǎng)，不具備大容量存儲功能。

每一顆衛(wèi)星系統(tǒng)具有多個衛(wèi)星平均可視衛(wèi)星約為9至10顆，如果按總共十三個頻點計算，那么fpga傳輸給mcu的數(shù)據(jù)量是非常巨大的，再由于gnss接收機的對實時性的要求高，采用的是分離式平臺時，兩顆芯片間的傳輸數(shù)據(jù)稱為了一個瓶頸，導致現(xiàn)有g(shù)nss接收機不能實現(xiàn)全面的多系統(tǒng)接收處理，并以兼容多種外部設備接口。

技術(shù)實現(xiàn)要素：

鑒于目前gnss導航衛(wèi)星接收機領(lǐng)域存在的上述不足，本發(fā)明提供一種能有效解決現(xiàn)有g(shù)nss多系統(tǒng)的衛(wèi)星環(huán)境，具有多種數(shù)據(jù)通訊接口形式和大容量存儲功能的gnss接收機基帶硬件電路結(jié)構(gòu)，具體方案如下：

本發(fā)明提供了一種基于soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，所述結(jié)構(gòu)包括soc處理器模塊、平臺硬件基礎資源模塊和輸入輸出接口模塊；

該soc處理器模塊包括plpl(programmablelogic，可編程邏輯)處理器、ps(processingsystem，處理器系統(tǒng))雙核處理器，ps雙核處理器包括ps-a內(nèi)核和ps-b內(nèi)核；

平臺硬件基礎資源模塊包括norflash電路單元、通信電路單元、擴展內(nèi)存電路單元、存儲電路單元和ocxo時鐘電路單元；

輸入輸出接口模塊包括外部事件輸入信號電路單元、秒脈沖信號輸出電路單元、pl處理器產(chǎn)生的uart電路單元、spi(serialperipheralinterface，串行外設接口)電路單元、rtc(real-timeclock，實時時鐘)電路單元、tcxo(temperaturecompensatedcrystaloscillator，溫度補償晶體振蕩器)單元、iic(inter-integratedcircuit，集成電路總線)接口電路單元、can(controlareanetwork，控制器局域網(wǎng))接口電路單元、usb接口電路單元、ps雙核處理器產(chǎn)生的uart接口電路單元和以太網(wǎng)電路單元；

soc處理器模塊接收外部射頻電路產(chǎn)生的gnss中頻信號，在pl處理器進行處理后輸出到ps-b內(nèi)核，ps-b內(nèi)核對gnss信號電文原始數(shù)據(jù)進行解析、gnss定位解算和高精度解算并產(chǎn)生gnss衛(wèi)星的原始數(shù)據(jù)和定位后傳輸?shù)絧s-a內(nèi)核，ps-a內(nèi)核將數(shù)據(jù)輸出到輸入輸出接口模塊，由輸入輸出接口模塊進行輸出與外設設備進行數(shù)據(jù)交互通訊。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，采用lpddr2(lowpowerdoubledatarate)內(nèi)存作為擴展內(nèi)存電路單元，采用emmc(embeddedmultimediacard)存儲器作為存儲電路單元，并把原始觀測數(shù)據(jù)、rtk、ppp定位結(jié)果數(shù)據(jù)通過輸入輸出接口模塊進行輸出；

所述lpddr2內(nèi)存數(shù)據(jù)接口為32bit，地址位寬為10bit。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，soc處理器模塊為單顆soc芯片，gnss基帶信號采用pl處理器處理，gnss數(shù)據(jù)解算采用ps雙核處理器，pl處理器與ps雙核處理器之間采用soc芯片內(nèi)部的axi_acp通訊總線進行數(shù)據(jù)交互。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，tcxo單元/ocxo時鐘電路單元用于產(chǎn)生本地時并輸出給pl處理器，作為gnss信號本地時間復現(xiàn)的鐘源。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，存儲電路單元與soc處理器模塊之間采用sdio通訊接口電路，存儲內(nèi)容包含接收機的應用程序和gnss的應用數(shù)據(jù)。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，通信電路單元包含wifi/bt芯片電路、藍牙天線電路、wifi天線電路、通信工作狀態(tài)開關(guān)控制電路和數(shù)字通訊接口sdio電路。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，，norflash電路單元包含norflash電路和qspi工作模式電路，norflash用于完成基帶平臺的boot程序存儲。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，以太網(wǎng)電路單元包含以太網(wǎng)物理層收發(fā)電路、網(wǎng)絡時鐘電路，以太網(wǎng)物理層收發(fā)電路與ps-b內(nèi)核的mio接口連接，由ps-b內(nèi)核控制網(wǎng)絡物理層電路；

以太網(wǎng)電路單元對外提供10m和100m速率的數(shù)據(jù)傳輸接口。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，ps雙核處理器產(chǎn)生的uart接口電路單元具有短路/靜電保護電路，該短路/靜電保護電路由一路rs232電路和一路lvttl電路組成，rs232電路包lvttl-1.8v轉(zhuǎn)換標準rs232電路，lvttl電路由lvttl-1.8v轉(zhuǎn)lvttl-3.3v電路，具有短路保護和靜電保護電路。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，usb接口電路單元由usb收發(fā)電路和usb-hubr電路單元組成，usb收發(fā)電路用于實現(xiàn)將ps雙核處理器的通用串行總線轉(zhuǎn)為usbotg接口，usb-hubr電路單元用于將一個usb擴展為多個usb接口電路。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，can接口電路單元將ps-a內(nèi)核的lvttl-1.8v信號轉(zhuǎn)換為lvttl-3.3v信號，再采用rs485電平轉(zhuǎn)換電路將信號轉(zhuǎn)為差分信號。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，iic接口電路單元包含iic接口時鐘、數(shù)據(jù)信號保護電路和驅(qū)動電路，對外為標準的iic通訊接口，用于連接外設iic接口主設備。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，tcxo單元包含電源穩(wěn)壓電路和時鐘放大電路，電源穩(wěn)壓電路為tcxo單元提供一路1.8v的低噪聲的直流電源，時鐘放大電路將tcxo單元產(chǎn)生時鐘信號進行整形放大，然后輸出到ps雙核處理器做時鐘源。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，rtc電路單元包含rtc電源電路和rtc時鐘電路，rtc電源電路包含rtc電源充電電路和放電電路，rtc時鐘電路包含數(shù)據(jù)傳輸電路和時間中斷產(chǎn)生電路。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，spi電路單元的輸入信號由pl處理器產(chǎn)生。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，外部事件輸入信號電路單元包含：

外部信號輸入檢測電路單元，用于對外部信號進行檢測；

信號整形電路單元，用于對信號進行整形濾波；

靜電保護電路單元，用于保護電路信號。

上述一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，其中，秒脈沖信號輸出電路單元包括相串聯(lián)的脈沖產(chǎn)生電路單元、信號驅(qū)動電路單元和短路保護電路單元，脈沖產(chǎn)生電路輸出lvttl-1.8v的方波信號，信號驅(qū)動電路單元對脈沖產(chǎn)生電路的信號進行放大，包含電壓放大和電流放大，然后輸送到短路保護電路單元對外輸出。

本發(fā)明提供的一種soc架構(gòu)的gnss接收機基帶硬件電路設計一種將gps衛(wèi)星信號轉(zhuǎn)換為基帶信號的電路結(jié)構(gòu)，能有效解決gnss多模多頻信道信號的大數(shù)據(jù)量傳輸問題、強大的硬件基礎資源、減小硬件電路尺寸、豐富對外數(shù)據(jù)通訊接口、電路結(jié)構(gòu)簡單實用。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、外形和優(yōu)點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發(fā)明的主旨。

圖1為本發(fā)明提供的一種soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)圖。

具體實施方式

在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。

本發(fā)明提供了一種基于soc架構(gòu)的gnss衛(wèi)星接收機基帶硬件平臺電路結(jié)構(gòu)，該結(jié)構(gòu)包括soc處理器模塊、平臺硬件基礎資源模塊和輸入輸出接口模塊。具體的，

該soc處理器模塊包括pl處理器、ps雙核處理器，ps雙核處理器包括ps-a內(nèi)核和ps-b內(nèi)核；

平臺硬件基礎資源模塊包括norflash電路單元、通信電路單元、擴展內(nèi)存電路單元、存儲電路單元和ocxo時鐘電路單元；

輸入輸出接口模塊包括外部事件輸入信號電路單元、秒脈沖信號輸出電路單元、pl處理器產(chǎn)生的uart電路單元、spi電路單元、rtc電路單元、tcxo單元、iic接口電路單元、can接口電路單元、usb接口電路單元、ps雙核處理器產(chǎn)生的uart接口電路單元和以太網(wǎng)電路單元；

soc處理器模塊接收外部射頻電路產(chǎn)生的gnss中頻信號，在pl處理器進行處理后輸出到ps-b內(nèi)核，ps-b內(nèi)核對gnss信號電文原始數(shù)據(jù)進行解析、gnss定位解算和高精度解算并產(chǎn)生gnss衛(wèi)星的原始數(shù)據(jù)和定位后傳輸?shù)絧s-a內(nèi)核，ps-a內(nèi)核將數(shù)據(jù)輸出到輸入輸出接口模塊，由輸入輸出接口模塊進行輸出與外設設備進行數(shù)據(jù)交互通訊。

在本發(fā)明一可選的實施例中，采用lpddr2內(nèi)存作為擴展內(nèi)存電路單元，采用emmc存儲器作為存儲電路單元，并把原始觀測數(shù)據(jù)、rtk、ppp定位結(jié)果數(shù)據(jù)通過輸入輸出接口模塊進行輸出。可選的，所述lpddr2內(nèi)存數(shù)據(jù)接口為32bit，地址位寬為10bit。

在本發(fā)明一可選的實施例中，soc處理器模塊為單顆soc芯片，gnss基帶信號采用pl處理器處理，gnss數(shù)據(jù)解算采用ps雙核處理器，pl處理器與ps雙核處理器之間采用soc芯片內(nèi)部的axi_acp通訊總線進行數(shù)據(jù)交互。

在本發(fā)明一可選的實施例中，tcxo單元/ocxo時鐘電路單元用于產(chǎn)生本地時并輸出給pl處理器，作為gnss信號本地時間復現(xiàn)的鐘源。

在本發(fā)明一可選的實施例中，存儲電路單元與soc處理器模塊之間采用sdio通訊接口電路，存儲內(nèi)容包含接收機的應用程序和gnss的應用數(shù)據(jù)。

在本發(fā)明一可選的實施例中，通信電路單元包含wifi/bt芯片電路、藍牙天線電路、wifi天線電路、通信工作狀態(tài)開關(guān)控制電路和數(shù)字通訊接口sdio電路。

在本發(fā)明一可選的實施例中，norflash電路單元包含norflash電路和qspi工作模式電路，norflash用于完成基帶平臺的boot程序存儲。

在本發(fā)明一可選的實施例中，以太網(wǎng)電路單元包含以太網(wǎng)物理層收發(fā)電路、網(wǎng)絡時鐘電路，以太網(wǎng)物理層收發(fā)電路與ps-b內(nèi)核的mio接口連接，由ps-b內(nèi)核控制網(wǎng)絡物理層電路；以太網(wǎng)電路單元對外提供10m和100m速率的數(shù)據(jù)傳輸接口。

在本發(fā)明一可選的實施例中，ps雙核處理器產(chǎn)生的uart接口電路單元具有短路/靜電保護電路，該短路/靜電保護電路由一路rs232電路和一路lvttl電路組成，rs232電路包lvttl-1.8v轉(zhuǎn)換標準rs232電路，lvttl電路由lvttl-1.8v轉(zhuǎn)lvttl-3.3v電路，具有短路保護和靜電保護電路。

在本發(fā)明一可選的實施例中，usb接口電路單元由usb收發(fā)電路和usb-hubr電路單元組成，usb收發(fā)電路用于實現(xiàn)將ps雙核處理器的通用串行總線轉(zhuǎn)為usbotg接口，usb-hubr電路單元用于將一個usb擴展為多個usb接口電路。

在本發(fā)明一可選的實施例中，can接口電路單元將ps-a內(nèi)核的lvttl-1.8v信號轉(zhuǎn)換為lvttl-3.3v信號，再采用rs485電平轉(zhuǎn)換電路將信號轉(zhuǎn)為差分信號。

在本發(fā)明一可選的實施例中，iic接口電路單元包含iic接口時鐘、數(shù)據(jù)信號保護電路和驅(qū)動電路，對外為標準的iic通訊接口，用于連接外設iic接口主設備。

在本發(fā)明一可選的實施例中，tcxo單元包含電源穩(wěn)壓電路和時鐘放大電路，電源穩(wěn)壓電路為tcxo單元提供一路1.8v的低噪聲的直流電源，時鐘放大電路將tcxo單元產(chǎn)生時鐘信號進行整形放大，然后輸出到ps雙核處理器做時鐘源。

在本發(fā)明一可選的實施例中，rtc電路單元包含rtc電源電路和rtc時鐘電路，rtc電源電路包含rtc電源充電電路和放電電路，rtc時鐘電路包含數(shù)據(jù)傳輸電路和時間中斷產(chǎn)生電路。

在本發(fā)明一可選的實施例中，spi電路單元的輸入信號由pl處理器產(chǎn)生。

在本發(fā)明一可選的實施例中，外部事件輸入信號電路單元包含：

外部信號輸入檢測電路單元，用于對外部信號進行檢測；

信號整形電路單元，用于對信號進行整形濾波；

靜電保護電路單元，用于保護電路信號。

在本發(fā)明一可選的實施例中，秒脈沖信號輸出電路單元包括相串聯(lián)的脈沖產(chǎn)生電路單元、信號驅(qū)動電路單元和短路保護電路單元，脈沖產(chǎn)生電路輸出lvttl-1.8v的方波信號，信號驅(qū)動電路單元對脈沖產(chǎn)生電路的信號進行放大，包含電壓放大和電流放大，然后輸送到短路保護電路單元對外輸出。

本發(fā)明提供的一種soc架構(gòu)的gnss接收機基帶硬件電路結(jié)構(gòu)通過將soc處理器電路單元與平臺硬件基礎資源電路單元和數(shù)據(jù)輸入輸出接口電路單元相連，soc處理器電路單元接收其它射頻電路產(chǎn)生的gnss中頻信號，在soc處理器電路單元中pl部分電路進行信號相關(guān)、捕獲、跟蹤處理，將gnss信號的電文原始數(shù)據(jù)通過soc芯片內(nèi)部的axi_acp總線輸出到soc處理器電路單元中ps-b核，soc處理器電路單元的ps-b核，對gnss信號電文原始數(shù)據(jù)進行解析、gnss定位解算和高精度解算，并產(chǎn)生gnss衛(wèi)星的原始數(shù)據(jù)和定位，soc處理器電路單元的ps-b核通過內(nèi)部的axi_acp總線傳輸?shù)絪oc處理器電路單元的ps-a核，soc處理器電路單元的ps-a核將數(shù)據(jù)連接到數(shù)據(jù)輸入輸出接口電路單元，最后由所述數(shù)據(jù)輸入輸出接口電路單元對其它設備進行數(shù)據(jù)交互通訊。

由于采用soc型單芯片硬件平臺，gnss大量的衛(wèi)星數(shù)據(jù)在soc芯片內(nèi)部傳輸，而且采用的是arm的axi_acp總線，大數(shù)據(jù)的傳輸和數(shù)據(jù)實時性得到了非常大的提高，再有soc芯片具有兩個獨立的ps處理器核，兩個獨立的ps處理核重點的ps-b和對gnss數(shù)據(jù)運算處理，ps-a核負責對外通訊傳輸。

本發(fā)明提供的基于soc架構(gòu)的gnss接收機基帶硬件電路平臺使得現(xiàn)有的gnss接收機打開了接收處理全球可用的眾多的gnss衛(wèi)星信號數(shù)據(jù)傳輸、處理和多元化的接口瓶頸，適應現(xiàn)在的gnss發(fā)展和用戶對多模多頻衛(wèi)星信號使用的需要。電路結(jié)構(gòu)簡單實用、功能強大，使用過程方便快捷，工作性能穩(wěn)定可靠，適用范圍較為廣泛。

以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的設備和結(jié)構(gòu)應該理解為用本領(lǐng)域中的普通方式予以實施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。