本發(fā)明公開了一種SAR信號處理算法的FPGA實現(xiàn)方法，利用FPGA實現(xiàn)基于ChirpScaling原理的PFA算法和PGA算法的成像處理，屬于雷達成像與數(shù)字信號處理的
技術(shù)領(lǐng)域：
。
背景技術(shù)：
：合成孔徑雷達(SyntheticApertureRadar,SAR)是一種高分辨成像雷達，能夠穿透云層和霧霾對地面進行成像，具有傳統(tǒng)光學(xué)成像與紅外遙感所不具備的全天候、全天時工作的特點。相對于傳統(tǒng)雷達單純探測目標(biāo)的位置，它具有獲得目標(biāo)圖像的能力，從而能夠獲得更多的信息進行目標(biāo)識別，在敵軍偵察、環(huán)境監(jiān)測、應(yīng)急救援等領(lǐng)域具有重要的作用。SAR系統(tǒng)主要搭載在衛(wèi)星與較大型的飛機上，不但結(jié)構(gòu)復(fù)雜、成本高，而且重量與體積都較大。隨著國內(nèi)外輕小型飛機、無人飛行器的快速發(fā)展，在這些小型平臺上搭載微型SAR系統(tǒng)逐漸受到廣泛關(guān)注。微型SAR成像處理系統(tǒng)能夠解決體積、重量、功耗、分辨率、實時處理、成本等問題，同時可以廣泛搭載于各種輕小型旋翼和固定翼飛行平臺。微型SAR系統(tǒng)能夠突破空間和時間的局限性，是遙感探測及區(qū)域分析的重要手段，適用于緊急情況的快速應(yīng)用。聚束SAR成像模式通過調(diào)整波束指向長時間照射固定區(qū)域獲得高分辨的圖像，目前實時聚束SAR成像中應(yīng)用最多的是極坐標(biāo)格式算法(PolarFormatAlgorithm,PFA)，PFA通過兩維插值和兩維快速傅里葉變換(IFFT)實現(xiàn)，處理過程較為簡單，但是插值過程導(dǎo)致計算量過大且精度不高的問題。基于ChirpScaling原理(PCS)的極坐標(biāo)格式算法能以兩次FFT的代價實現(xiàn)距離向插值，同時在正側(cè)視情況下，方位向也能用PCS來代替插值，大大減小了計算量。由于整個算法由FFT和向量乘法運算構(gòu)成，進一步提高了運算效率，更加有利于硬件實現(xiàn)。自聚焦的基本思想是載機飛行偏差造成的影響必然會體現(xiàn)在回波數(shù)據(jù)中，能夠有效補償電子儀器(慣導(dǎo)系統(tǒng)(INS)、慣性測量單元(IMU)和全球定位系統(tǒng)(GPS))難以檢測到的快速擾動誤差，是對運動補償單元的重要一環(huán)，能夠降低對電子設(shè)備精度的要求，從而降低SAR系統(tǒng)的成本。數(shù)字信號處理的實現(xiàn)手段主要有數(shù)字信號處理器(DigitalSignalProcessor,DSP)和大規(guī)?？删幊唐骷?FieldProgrammableGateArray,FPGA)。在SAR系統(tǒng)發(fā)展初期，DSP獲得了廣泛的應(yīng)用。然而，隨著SAR成像系統(tǒng)在性能、功耗以及可靠性等方面要求的不斷提高，DSP已經(jīng)越來越不能滿足實時性的要求。而FPGA可以利用大規(guī)模的邏輯單元和片內(nèi)存儲器以及高速總線、流水處理等特有的硬件結(jié)構(gòu)，快速完成FFT、復(fù)數(shù)乘法加法、CORDIC算法等數(shù)字信號處理基本運算。正是由于基于FPGA的信號處理系統(tǒng)具有極強的運算能力、豐富的可擴展性以及系統(tǒng)可重構(gòu)等優(yōu)點，因此特別適合數(shù)據(jù)率高、運算量極大的雷達成像信號處理系統(tǒng)。技術(shù)實現(xiàn)要素：本發(fā)明的發(fā)明目的是針對上述
背景技術(shù)：
的不足，提供了一種SAR信號處理算法的FPGA實現(xiàn)方法，實現(xiàn)了對SAR回波信號的超高分辨成像處理，解決了微型SAR系統(tǒng)高分辨率成像的技術(shù)問題。本發(fā)明為實現(xiàn)上述發(fā)明目的采用如下技術(shù)方案：一種SAR信號處理算法的FPGA實現(xiàn)方法，搭建包含上位機、以太網(wǎng)數(shù)據(jù)通信模塊、算法處理模塊、DDR3SDRAM及其控制模塊、數(shù)據(jù)選擇模塊、復(fù)位模塊、時鐘管理模塊的硬件架構(gòu)，上位機采集雷達回波數(shù)據(jù)，以太網(wǎng)數(shù)據(jù)通信模塊傳輸雷達回波數(shù)據(jù)至DDR3SDRAM，配置算法處理模塊運行基于ChirpScaling原理的去斜率信號的極坐標(biāo)格式成像算法以及兩維自聚焦算法，數(shù)據(jù)選擇模塊為以太網(wǎng)數(shù)據(jù)通信模塊以及算法處理模塊選擇傳輸雷達回波數(shù)據(jù)的通道，復(fù)位模塊為算法處理模塊以及DDR3SDRAM控制模塊提供復(fù)位信號，時鐘管理模塊為以太網(wǎng)數(shù)據(jù)通信模塊以及DDR3SDRAM控制模塊提供時鐘信號。作為所述SAR信號處理算法的FPGA實現(xiàn)方法的進一步優(yōu)化方案，配置算法處理模塊運行基于ChirpScaling原理的去斜率信號的極坐標(biāo)格式成像算法，具體方法為構(gòu)建：補償處理模塊，用于結(jié)合雷達參數(shù)對雷達回波數(shù)據(jù)進行參考距離補償，距離向處理模塊，用于結(jié)合雷達參數(shù)對經(jīng)參考距離補償后的雷達回波數(shù)據(jù)進行距離向的數(shù)據(jù)重采樣，將采樣點數(shù)據(jù)轉(zhuǎn)置后存儲到DDR3SDRAM，及，方位向處理模塊，用于結(jié)合雷達參數(shù)并行處理采樣點數(shù)據(jù)以實現(xiàn)雷達回波數(shù)據(jù)方位向的SINC插值，輸出初步的SAR圖像至DDR3SDRAM。再進一步的，SAR信號處理算法的FPGA實現(xiàn)方法中，雷達參數(shù)由雷達參數(shù)計算模塊采用64位雙精度計算模式得到，補償處理模塊、距離向處理模塊、方位向處理模塊分別將雷達參數(shù)計算模塊得到的64位雙精度數(shù)據(jù)轉(zhuǎn)換為32為單精度數(shù)據(jù)后用于后續(xù)計算。再進一步的，SAR信號處理算法的FPGA實現(xiàn)方法中，結(jié)合雷達參數(shù)對經(jīng)參考距離補償后的回波雷達數(shù)據(jù)進行距離向的數(shù)據(jù)重采樣，具體實現(xiàn)方法為：距離向處理模塊時分復(fù)用地調(diào)用FFT計算模塊求得經(jīng)參考距離補償后的雷達回波數(shù)據(jù)與二次相位函數(shù)以及匹配濾波函數(shù)的乘積。再進一步的，SAR信號處理算法的FPGA實現(xiàn)方法中，結(jié)合雷達參數(shù)并行處理采樣點數(shù)據(jù)以實現(xiàn)雷達回波數(shù)據(jù)方位向的SINC插值，具體實現(xiàn)方法為：對采樣點數(shù)據(jù)坐標(biāo)進行浮點轉(zhuǎn)定點的處理得到整數(shù)部分和小數(shù)部分，根據(jù)整數(shù)部分確定采樣點數(shù)據(jù)在RAM組中的存儲地址，并將采樣點數(shù)據(jù)及其對應(yīng)的小數(shù)部分存儲到相應(yīng)地址的子塊RAM中，根據(jù)待插點數(shù)據(jù)坐標(biāo)需找滿足SINC插值條件的采樣點數(shù)據(jù)在RAM組中的存儲地址，讀取滿足SINC插值條件的采樣點數(shù)據(jù)對應(yīng)的整數(shù)部分和小數(shù)部分，再將讀取的小數(shù)部分對應(yīng)的SINC系數(shù)與該小數(shù)部分對應(yīng)的采樣點數(shù)據(jù)相乘得到待插點的插值結(jié)果。本發(fā)明采用上述技術(shù)方案，具有以下有益效果：(1)本發(fā)明結(jié)合SAR實時成像A/D數(shù)據(jù)采集和FPGA并行實現(xiàn)的特點，采用PCS原理實現(xiàn)距離向處理與SINC插值實現(xiàn)方位向數(shù)據(jù)重采樣相結(jié)合的方式實現(xiàn)極坐標(biāo)格式算法，并采用兩維自聚焦算法對去斜率信號的極坐標(biāo)格式成像算法得到的初步SAR圖像進行自聚焦處理，得到的圖像分辨率為0.1m，解決了微型SAR系統(tǒng)高分辨率成像的難題，實現(xiàn)了對SAR回波信號的超高分辨成像處理，為微型SAR系統(tǒng)在線實時成像處理奠定了技術(shù)基礎(chǔ)。(2)本發(fā)明使用基于FPGA的信號處理系統(tǒng)，具有運算能力強、可擴展性好、功耗低以及系統(tǒng)可重構(gòu)等優(yōu)點，它在降低了信號處理系統(tǒng)的功耗的同時實現(xiàn)了對回波數(shù)據(jù)的高速并行處理。附圖說明圖1為聚束SAR的幾何關(guān)系模型。圖2為算法模塊的FPGA實現(xiàn)框架。圖3為上位機界面圖。圖4為實現(xiàn)SAR信號處理算法的FPGA架構(gòu)。具體實施方式下面結(jié)合附圖對發(fā)明的技術(shù)方案進行詳細說明。極坐標(biāo)格式算法(PolarFormatAlgorithm,PFA)是傳統(tǒng)的SAR成像算法，它通過對距離向和方位向數(shù)據(jù)進行重采樣實現(xiàn)對場景的成像，該成像算法假設(shè)雷達平臺做理想勻速直線飛行，但是受氣流擾動、電子設(shè)備精度等各種因素的影響，載機難以保持理想勻速直線運動，載機位置發(fā)生微小偏差都會引入較大的回波相位誤差，不加以補償將導(dǎo)致成像質(zhì)量惡化，因此在使用PFA進行成像后仍需要對處理結(jié)果進行自聚焦處理，能夠有效的補償快速擾動誤差，是對運動補償單元的重要補充，它能夠降低對電子設(shè)備精度的要求，提高成像質(zhì)量。本發(fā)明旨在搭建能夠?qū)崿F(xiàn)上述兩種SAR信號處理算法的FPGA架構(gòu)。本發(fā)明為滿足實時數(shù)據(jù)處理速率的要求，在實現(xiàn)去斜率信號的極坐標(biāo)格式成像算法時，距離向數(shù)據(jù)重采樣使用PCS原理實現(xiàn)，通過簡單的復(fù)數(shù)計算和傅里葉變換代替復(fù)雜的插值處理，配合A/D采樣的時序，串行實現(xiàn)距離向處理，同時結(jié)合對處理速率要求較高的方位向數(shù)據(jù)采取SINC差值的方式實現(xiàn)雷達回波數(shù)據(jù)的方位向重抽樣，雷達回波數(shù)據(jù)經(jīng)去斜率信號的極坐標(biāo)格式成像算法處理后得到初步的SAR圖像。極坐標(biāo)格式算法假設(shè)雷達平臺做理想勻速直線飛行，但是受氣流擾動、電子設(shè)備精度等各種因素的影響，載機難以保持理想勻速直線運動，載機位置發(fā)生微小偏差都會引入較大的回波相位誤差，不加以補償將導(dǎo)致成像質(zhì)量惡化，因此在使用PFA進行成像后仍需要對處理結(jié)果進行自聚焦處理，自聚焦處理能夠有效的補償快速擾動誤差，是對運動補償單元的重要補充，它能夠降低對電子設(shè)備精度的要求，提高成像質(zhì)量。因此，本發(fā)明設(shè)計的算法模塊采用兩維自聚焦算法對初步的SAR圖像進行自聚焦處理以提高成像質(zhì)量。本發(fā)明提出如圖4所示的FPGA架構(gòu)實現(xiàn)SAR信號的處理，該架構(gòu)包括上位機、以太網(wǎng)數(shù)據(jù)通信模塊、算法處理模塊、DDR3SDRAM及其控制模塊、數(shù)據(jù)選擇模塊、復(fù)位模塊、時鐘管理模塊，上位機采集雷達回波數(shù)據(jù)，以太網(wǎng)數(shù)據(jù)通信模塊傳輸雷達回波數(shù)據(jù)至DDR3SDRAM，算法處理模塊配置有基于ChirpScaling原理的去斜率信號的極坐標(biāo)格式成像算法以及兩維自聚焦算法，數(shù)據(jù)選擇模塊為以太網(wǎng)數(shù)據(jù)通信模塊以及算法處理模塊選擇傳輸雷達回波數(shù)據(jù)的通道，復(fù)位模塊為算法處理模塊以及DDR3SDRAM控制模塊提供復(fù)位信號，時鐘管理模塊為以太網(wǎng)數(shù)據(jù)通信模塊以及DDR3SDRAM控制模塊提供時鐘信號。去斜率信號的極坐標(biāo)格式成像算法的FPGA實現(xiàn)包括以下步驟：1)通過上位機和以太網(wǎng)模塊將采樣回波數(shù)據(jù)存儲到DDR3中；2)雷達參數(shù)計算：a.在滿足處理速度要求的前提下，為了盡量的減少資源的占用，設(shè)計采用了時分復(fù)用、中間寄存的方式。時分復(fù)用就是在狀態(tài)機的控制下，重復(fù)調(diào)用例化的浮點運算IP核；中間寄存是借用CPU處理的思想，對中間運算結(jié)果，利用寄存器或RAM進行緩存，當(dāng)有效信號到來時，更新寄存器或RAM的數(shù)據(jù)，否則保持原值；b.雷達參數(shù)模塊對精度要求很高，如果參數(shù)計算出錯，后面的處理就會全部出錯。為了減小計算過程中產(chǎn)生的累積誤差，模塊全部采用64位雙精度進行計算，在輸送給其它模塊參與計算時，再利用雙精度轉(zhuǎn)單精度的方式，變換為32位后參與計算；3)參考距離補償及距離向處理a.雷達回波數(shù)據(jù)通常按照條帶模式錄取，但是在進行雷達回波數(shù)據(jù)處理時，為了獲得較高的方位向分辨率，一般采用聚束模式進行處理，對于去斜率信號，從條帶模式到聚束模式有一個參考距離的補償；b.將經(jīng)過距離補償?shù)臄?shù)據(jù)與二次相位函數(shù)、匹配濾波函數(shù)相乘之后轉(zhuǎn)置存儲到DDR3內(nèi)存條中，并重復(fù)直到完成所有距離向脈沖數(shù)據(jù)的處理；4)將經(jīng)距離向處理的數(shù)據(jù)進行方位向數(shù)據(jù)重采樣處理，方位向插值采用一種基于FPGA的并行結(jié)構(gòu)SINC插值方法，包括以下步驟：a.將采樣點數(shù)據(jù)緩存到FIFO中；b.將采樣點坐標(biāo)經(jīng)過浮點轉(zhuǎn)定點模塊，根據(jù)整數(shù)部分計算出地址將回波數(shù)據(jù)和采樣點坐標(biāo)小數(shù)部分存儲到分塊RAM組中；分塊RAM組由8個子塊RAM組成，將整數(shù)部分對8取余得到要存在第i個子塊RAM中，將整數(shù)部分整除8得到在子塊RAM中的存儲地址。c.對階段的SINC函數(shù)加窗以降低吉布斯振鈴效應(yīng)，同時將SINC插值核系數(shù)存放在ROM中；d.根據(jù)待插點坐標(biāo)找到滿足8點SINC插值條件的采樣點數(shù)據(jù)在分塊RAM組中的存儲地址，取出分塊RAM組中的回波數(shù)據(jù)和小數(shù)部分；e.根據(jù)步驟d中的小數(shù)部分取出對應(yīng)的SINC系數(shù)，與回波數(shù)據(jù)相乘求和得到待插點的插值結(jié)果。f.由于回波數(shù)據(jù)存儲在分塊RAM組中，可以實現(xiàn)在一個周期內(nèi)取出所有滿足條件的采樣點數(shù)據(jù)，這種并行的SINC插值方式能夠?qū)崿F(xiàn)待插點結(jié)果的流水線輸出。2、兩維自聚焦算法的FPGA實現(xiàn)包括如下步驟：(1)讀入成像處理后得到的圖像；(2)距離單元挑選；a.遍歷輸入散焦圖像的每一個距離門，把每個距離門中最強散射點的能量值(以模值的平方來表征)存放在RAM里；b.從RAM找出最大值的位置，通過地址解碼后，讀取對應(yīng)的距離單元；c.送入相位梯度估計模塊，另一方面把挑選的子圖像(NSel×Na)存放到一塊新的內(nèi)存空間；d.清除RAM中的最大值，重復(fù)步驟a、b、c，直到所需要選擇的NSel個距離單元全部選擇完畢。(3)相位梯度估計；a.首先進行循環(huán)移位操作，由于最大值位置的不確定性，需要先把數(shù)據(jù)緩存在RAM中；b.待尋找出方位向的最大值的位置索引max_index后，設(shè)置RAM的讀起始地址為RAM_addr＝max_index-Na/2，同時啟動IFFT模塊的IFFT_start信號；c.再根據(jù)當(dāng)前迭代的窗體寬度來設(shè)置使能win_en，從而實現(xiàn)中心移位、加窗操作；d.設(shè)置兩個RAM，RAM0(1)移位輸出時，RAM1(0)緩存下一個距離門數(shù)據(jù)，這樣用于估計相位誤差的距離門就可以連續(xù)不斷地輸入相位梯度估計模塊。(4)方位相位誤差計算；a.該模塊中梯度求和接收相位梯度估計模塊計算出來的相位誤差梯度(一條方位線din1)，與從雙口RAM中取出的上一條方位線進行累加求和；b.步驟a中累加結(jié)果存儲到雙口RAM中，直至求出所選的NSel條方位線之和；c.輸入第一條方位線時，din2置零，輸出最后一個累加結(jié)果時dout選通。其中，步驟b中相位誤差求和的實現(xiàn)是利用CORDIC對復(fù)數(shù)求相角再求和得到的。先把數(shù)據(jù)轉(zhuǎn)換成CORDIC所需的定點格式，再求取相角，然后通過定點求和得到相位誤差，最后再轉(zhuǎn)換成浮點數(shù)。(5)重復(fù)步驟(2)～(4)，多次迭代校正；(6)估計子圖像的相對偏移量；a.順序依次輸入兩個子圖的同一個距離頻率單元，將第一個緩存在FIFO里(Flag＝0)，等第二個輸入時(Flag＝1)，兩者共軛相乘；b.將步驟a結(jié)果IFFT到時域得到相關(guān)峰圖，并利用互相關(guān)峰在距離向的冗余信息來提高峰值位置估計的準(zhǔn)確性；c.直接求最大值位置得到的即為第二個子圖相對第一個子圖的左偏移量。(7)相位拼接；(8)計算兩維相位誤差；a.重復(fù)步驟(2)～(7)，完成方位相位誤差估計。b.根據(jù)下式將方位相位誤差映射到兩維相位誤差。該映射關(guān)系本質(zhì)上是在每一個距離頻率上對方位相位誤差進行重采樣，重采樣可以通過尺度變換原理或插值方法來實現(xiàn)。(9)兩維相位補償；(10)兩維FFT；(11)方位向進行重疊的圖像劃分，距離向不重疊。(12)子圖像的PGA，重復(fù)步驟(2)～(5)；(13)圖像拼接；對于方位向重疊部分的數(shù)據(jù)，將重疊數(shù)據(jù)的前一半劃分給左子圖，后一半劃分給右子圖，然后直接拼接即可完成整個圖像的拼接。(14)最終兩維自聚焦的圖像。本發(fā)明是一種超高分辨率SAR信號處理算法的FPGA實現(xiàn)方法，基本思想是利用FPGA、PCIe接口，DDR3內(nèi)存等硬件資源，根據(jù)基于chirpscaling原理的PFA算法和兩維自聚焦算法處理流程，設(shè)計FPGA控制狀態(tài)機，編寫代碼，在FPGA芯片中分別處理去斜率信號回波數(shù)據(jù)和成像結(jié)果的聚焦進而實現(xiàn)完整的成像處理。硬件實現(xiàn)過程中，結(jié)合了雷達信號與信號處理算法的特點。為了驗證硬件實現(xiàn)的可行性，采用SAR實測數(shù)據(jù)進行平臺驗證，其中雷達信號為去斜率信號，表1為實測數(shù)據(jù)涉及到的雷達參數(shù)。載機速度7m/s作用距離1700m載機高度140m斜視角0°波長9700000000m載頻333.3Hz信號帶寬450MHz采樣頻率8.192MHz脈沖采樣頻率1000Hz表1雷達參數(shù)圖1是聚束SAR的幾何關(guān)系模型；系統(tǒng)高效成像算法和兩維自聚焦算法的硬件實現(xiàn)架構(gòu)如圖2，圖3為上位機界面。具體實現(xiàn)步驟為：(1)在上位機的雷達參數(shù)設(shè)置區(qū)設(shè)定雷達參數(shù)并顯示。發(fā)送雷達參數(shù)、回波數(shù)據(jù)需要目的方的IP地址、端口號、MAC地址參數(shù)。(2)上位機程序通過UDP/IP協(xié)議與FPGA實現(xiàn)通信。本發(fā)明中，F(xiàn)PGA與PC的通信屬于點到點通信，網(wǎng)絡(luò)質(zhì)量良好，而且雷達回波數(shù)據(jù)較大，要求較快的傳輸速度。而UDP協(xié)議資源消耗小，處理速度快，實現(xiàn)簡單，所以采用UDP協(xié)議。(3)接收FPGA處理后的數(shù)據(jù)，數(shù)據(jù)為圖像幅值，通過調(diào)用FreeImage圖像處理庫可得到灰度圖。為了驗證本硬件實現(xiàn)方法的可行性，采用8192*8192的去斜率實測數(shù)據(jù)，其中相關(guān)的雷達參數(shù)如表1，利用Xilinx公司KC705評估板作為硬件驗證平臺，表2是利用該實現(xiàn)方式時，F(xiàn)PGA片內(nèi)資源使用情況。表2FPGA片內(nèi)資源使用情況綜上所述，以上實施例僅用以說明本發(fā)明的技術(shù)方案，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。當(dāng)前第1頁1 2 3