本發(fā)明涉及加速度計(jì)研究領(lǐng)域，具體地，涉及一種加速度計(jì)電容檢測電路。

背景技術(shù)：

當(dāng)前加速度計(jì)廣泛應(yīng)用于汽車、工業(yè)自動化、航空航天及其它眾多領(lǐng)域。相比于壓阻式加速度計(jì)，電容式加速度計(jì)以其低溫度靈敏性而大受歡迎。另外，和模擬加速度計(jì)相比，數(shù)字加速度計(jì)具有無需額外的adc就可以直接進(jìn)行誤差矯正和補(bǔ)償?shù)膬?yōu)勢成為主流選擇。

圖2是傳統(tǒng)的開環(huán)加速度計(jì)電容檢測電路，在傳統(tǒng)的加速度計(jì)電容檢測電路中有兩個重要的模塊，電容-電壓轉(zhuǎn)化器(c/v)及其后級的電壓-數(shù)字轉(zhuǎn)換器(v/d)。但是這種組合存在著三個主要的缺點(diǎn)：第一，轉(zhuǎn)換為電壓這種方式很容易受環(huán)境因素(如溫度)，以及電路自身噪聲的影響；第二，在大多數(shù)的電容檢測電路中，c/v模塊都消耗著相當(dāng)多的功耗，因?yàn)樗枰^大的帶寬和很高的增益以實(shí)現(xiàn)低噪聲的輸出，這是低功耗設(shè)計(jì)很不希望的。第三，由于在mems制造過程中會存在大的工藝偏差，傳感器敏感結(jié)構(gòu)的基礎(chǔ)電容可能會有很大變化，這將會給前端c/v設(shè)計(jì)帶來很大的難題。

綜上所述，本申請發(fā)明人在實(shí)現(xiàn)本申請發(fā)明技術(shù)方案的過程中，發(fā)現(xiàn)上述技術(shù)至少存在如下技術(shù)問題：

在現(xiàn)有技術(shù)中，現(xiàn)有的加速度計(jì)電容檢測電路存在容易受到環(huán)境和自身因素影響，功耗較高的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種加速度計(jì)電容檢測電路，解決了現(xiàn)有的加速度計(jì)電容檢測電路存在容易受到環(huán)境和自身因素影響，功耗較高，實(shí)現(xiàn)了電路設(shè)計(jì)合理，不易受到環(huán)境和自身的影響，檢測結(jié)果準(zhǔn)確，且功耗較低的技術(shù)效果。

為解決上述技術(shù)問題，本申請?zhí)峁┝艘环N加速度計(jì)電容檢測電路，所述電路包括：

調(diào)制器結(jié)構(gòu)模塊；電容補(bǔ)償陣列模塊；數(shù)模轉(zhuǎn)換電路模塊；輸入共模補(bǔ)償電路模塊，其中，調(diào)制器結(jié)構(gòu)模塊用于將加速度計(jì)電容的變化轉(zhuǎn)換為數(shù)字輸出，電容補(bǔ)償陣列模塊用于抵消加速度計(jì)敏感結(jié)構(gòu)中的基礎(chǔ)電容失調(diào)和誤差，數(shù)模轉(zhuǎn)換電路模塊用于實(shí)現(xiàn)一位數(shù)字輸出到第一級開關(guān)電容積分器的反饋，輸入共模補(bǔ)償電路用于消除第一級開關(guān)電容積分器的輸入共模電壓偏差；電容補(bǔ)償陣列連接在調(diào)制器模塊第一級開關(guān)電容積分器的前端，數(shù)模轉(zhuǎn)換電路在一位數(shù)字輸出的控制下連接到第一級開關(guān)電容積分器，輸入共模補(bǔ)償電路采樣第一級開關(guān)電容積分器的輸出，求得共模電壓后反饋到第一級開關(guān)電容積分器的輸入消除其輸入共模電壓偏差。

進(jìn)一步的，調(diào)制器結(jié)構(gòu)模塊包括：加速度計(jì)敏感結(jié)構(gòu)的等效電容cs1、cs2，運(yùn)算放大器amp1、amp2、amp3，比較器cmp，開關(guān)s1、…、s30，電容c1、…、c14，相關(guān)雙采樣電容ch1、ch2，第一級積分器電容cf1、cf2；

進(jìn)一步的，電容補(bǔ)償陣列模塊包括：開關(guān)s31、s32和電容cc1、cc2。

進(jìn)一步的，數(shù)模轉(zhuǎn)換電路模塊包括：開關(guān)s33、…、s40和電容cb1、cb2。

進(jìn)一步的，輸入共模補(bǔ)償電路模塊包括：單端運(yùn)算放大器amp4，開關(guān)s41、…、s50，電容c15、c16、cfb1、cfb2。

進(jìn)一步的，運(yùn)算放大器amp1與開關(guān)s1、…、s8和電容cs1、cs2、ch1、ch2、cf1、cf2構(gòu)成第一級開關(guān)電容積分器；運(yùn)算放大器amp2與開關(guān)s9、…、s16和電容c1、c2、c11、c12構(gòu)成第二級開關(guān)電容積分器；運(yùn)算放大器amp3與開關(guān)s17、…s24和電容c3、c4、c13、c14構(gòu)成第三級開關(guān)電容積分器；開關(guān)s25、…、s30與電容c5、…、c10構(gòu)成求和電路；比較器cmp用作一位量化器；開關(guān)s31、s32與電容cc1、cc2構(gòu)成基礎(chǔ)電容補(bǔ)償電路；開關(guān)s33、…、s40與電容cb1、cb2構(gòu)成調(diào)制器輸出到第一開關(guān)電容的負(fù)反饋；運(yùn)算放大器amp4與開關(guān)s41、…、s50和電容c15、c16、c17、cfb1、cfb2構(gòu)成輸入共模負(fù)反饋電路。

進(jìn)一步的，調(diào)制器結(jié)構(gòu)模塊中，開關(guān)s1一端連接參考電壓vref,另一端鏈接到節(jié)點(diǎn)c；開關(guān)s2一端鏈接到節(jié)點(diǎn)c，另一端連接到電路的共模地或者地；開關(guān)s4連接在節(jié)點(diǎn)a與共模地之間，開關(guān)s3連接在節(jié)點(diǎn)b與共模地之間；電容cs1連接在節(jié)點(diǎn)c與節(jié)點(diǎn)a之間，電容cs2連接在節(jié)點(diǎn)c與節(jié)點(diǎn)b之間，電容ch1連接在節(jié)點(diǎn)a和運(yùn)算放大器amp1的負(fù)輸入端之間，電容ch2連接在節(jié)點(diǎn)b與運(yùn)算放大器amp1的正輸入端之間；開關(guān)s5連接在節(jié)點(diǎn)b與節(jié)點(diǎn)n1之間，開關(guān)s6連接在節(jié)點(diǎn)a與節(jié)點(diǎn)n2之間；開關(guān)s7連接在節(jié)點(diǎn)n1與運(yùn)算放大器amp1的正輸入端之間，開關(guān)s8連接在運(yùn)算放大器amp1的負(fù)輸入端與節(jié)點(diǎn)n2之間；積分電容cf1連接在運(yùn)算放大器amp1的正輸入端與負(fù)輸出端之間，cf2連接在運(yùn)算放大器amp1的負(fù)輸入端與正輸出端之間；開關(guān)s11連接在節(jié)點(diǎn)f與節(jié)點(diǎn)addp1之間，開關(guān)s12連接在節(jié)點(diǎn)e與addn1之間；開關(guān)s9連接在節(jié)點(diǎn)addn1與共模地之間，開關(guān)s10分別連接在節(jié)點(diǎn)addp1與共模地之間；開關(guān)s13連接在節(jié)點(diǎn)n3與共模地之間，開關(guān)s14連接在節(jié)點(diǎn)n4與共模地之間；開關(guān)s15連接在節(jié)點(diǎn)n3與運(yùn)算放大器amp2的正輸入端之間，開關(guān)s16分別連接在節(jié)點(diǎn)n4與運(yùn)算放大器amp2的負(fù)輸入端之間；電容c11跨接在運(yùn)算放大器amp2的負(fù)輸入端與正輸出端之間，c12跨接在運(yùn)算放大器amp2的正輸入輸出端與負(fù)輸出端之間；開關(guān)s17連接在運(yùn)算放大器amp2負(fù)輸出端與節(jié)點(diǎn)addn2之間，開關(guān)s18連接在運(yùn)算放大器amp2的正輸出端與節(jié)點(diǎn)addn2之間；電容c3連接在節(jié)點(diǎn)addp2與節(jié)點(diǎn)n6之間，c4連接在節(jié)點(diǎn)addn2連接點(diǎn)與節(jié)點(diǎn)n5之間；開關(guān)s19連接在節(jié)點(diǎn)addn2與共模地之間，開關(guān)s20連接在addp2連接點(diǎn)與共模地之間；開關(guān)s21連接在節(jié)點(diǎn)n5與共模地之間，開關(guān)s22連接在節(jié)點(diǎn)n6與共模地之間；開關(guān)s23連接在節(jié)點(diǎn)n5與運(yùn)算放大器amp3的正輸入端之間，開關(guān)s24連接在節(jié)點(diǎn)n6與運(yùn)算放大器amp3的負(fù)輸入端之間；電容c13跨接在運(yùn)算放大器amp3的負(fù)輸入端與正輸出端，c14跨接在運(yùn)算放大器amp3的正輸入輸出端與負(fù)輸出端；開關(guān)s25連接在節(jié)點(diǎn)n7與運(yùn)算放大器amp3的負(fù)輸出端，開關(guān)s26連接在運(yùn)算放大器amp3正輸出端與節(jié)點(diǎn)n8之間；開關(guān)s27連接在節(jié)點(diǎn)n7與共模地之間，開關(guān)s28連接在節(jié)點(diǎn)n8與共模地之間；電容c6連接在節(jié)點(diǎn)n7與節(jié)點(diǎn)n9之間，電容c5連接在開節(jié)點(diǎn)n8與節(jié)點(diǎn)n10之間；開關(guān)s29連接在節(jié)點(diǎn)n9與共模地之間，開關(guān)s30連接在節(jié)點(diǎn)n10與共模地之間；電容c7連接在節(jié)點(diǎn)addp1與節(jié)點(diǎn)n10之間，c8連接在addn1與節(jié)點(diǎn)n9之間；電容c9連接在節(jié)點(diǎn)addp2與節(jié)點(diǎn)n10之間，c10連接在addn2與節(jié)點(diǎn)n9之間。

進(jìn)一步的，電容補(bǔ)償陣列模塊中，開關(guān)s31連接在參考電壓vref端與節(jié)點(diǎn)n11之間；開關(guān)s32連接在節(jié)點(diǎn)n11和共模地或者地之間；電容補(bǔ)償陣列cc1連接在節(jié)點(diǎn)n11與節(jié)點(diǎn)a之間，cc2連接在節(jié)點(diǎn)n11與節(jié)點(diǎn)b之間。

進(jìn)一步的，數(shù)模轉(zhuǎn)換電路模塊中，開關(guān)s33連接在參考電壓vref1端與節(jié)點(diǎn)n12之間，受輸出y2控制，開關(guān)s34連接在參考電壓vref2端與節(jié)點(diǎn)n12之間，受輸出y1控制；開關(guān)s37連接節(jié)點(diǎn)n12與節(jié)點(diǎn)n14之間，開關(guān)s39連接在節(jié)點(diǎn)n14與共模地之間；電容cb2連接在節(jié)點(diǎn)n14與節(jié)點(diǎn)b之間；開關(guān)s35連接在參考電壓vref2端與節(jié)點(diǎn)n13之間，受輸出y2控制；開關(guān)s36連接在參考電壓vref1端與節(jié)點(diǎn)n13之間，受輸出信號y1控制；開關(guān)s38連接在節(jié)點(diǎn)n13與節(jié)點(diǎn)n15之間，開關(guān)s40連接在節(jié)點(diǎn)n15與共模地之間；電容cb1連接在節(jié)點(diǎn)n15與節(jié)點(diǎn)a之間。

進(jìn)一步的，輸入共模補(bǔ)償電路模塊中，開關(guān)s47連接著節(jié)點(diǎn)n16與共模地，電容c15連接在節(jié)點(diǎn)n16與節(jié)點(diǎn)n19之間，電容c16連接在節(jié)點(diǎn)n16與節(jié)點(diǎn)n18之間，開關(guān)s48連接著節(jié)點(diǎn)n16和運(yùn)算放大器amp4的負(fù)輸入端；開關(guān)s49連接運(yùn)算放大器amp4的負(fù)輸入端與節(jié)點(diǎn)n17之間，開關(guān)s50連接在節(jié)點(diǎn)n17與運(yùn)算放大器amp4的正輸入端之間；電容c17連接在節(jié)點(diǎn)n17與運(yùn)算放大器amp4的輸出端；開關(guān)s41連接節(jié)點(diǎn)n20與節(jié)點(diǎn)n18之間，開關(guān)s42連接在節(jié)點(diǎn)n19與節(jié)點(diǎn)n20之間；開關(guān)s45連接節(jié)點(diǎn)n18與節(jié)點(diǎn)f之間，開關(guān)s46連接在節(jié)點(diǎn)n19與節(jié)點(diǎn)e之間；開關(guān)s43連接在節(jié)點(diǎn)n20與節(jié)點(diǎn)n21之間，開關(guān)s44連接在節(jié)點(diǎn)n21與共模地之間；電容cfb1連接在節(jié)點(diǎn)n21與a之間，電容cfb2連接在節(jié)點(diǎn)n21與節(jié)點(diǎn)b之間。

本申請?zhí)峁┑囊粋€或多個技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：

本申請中的新的集成檢測電路，通過將敏感結(jié)構(gòu)與sigma-delta調(diào)制器結(jié)合來解決上述的問題，敏感結(jié)構(gòu)的差分電容被用作sigma-delta調(diào)制器的采樣電容；差分電容的變化直接轉(zhuǎn)換成了sigma-delta環(huán)路中的誤差信號，因而這里就不再需要把電壓作為轉(zhuǎn)換中介；該結(jié)構(gòu)還有另一個好處，前端運(yùn)放僅僅是一個簡單的集成運(yùn)放，而不在是需要消耗掉大量功耗的c/v，因此，有效降低了系統(tǒng)的功耗；同時為了解決前端輸入共模得到問題，本申請也提出了一個適當(dāng)?shù)妮斎牍材Ｑa(bǔ)償反饋電路；所以，解決了現(xiàn)有的加速度計(jì)電容檢測電路存在容易受到環(huán)境和自身因素影響，且功耗較高，不便于加工的技術(shù)問題，進(jìn)而實(shí)現(xiàn)了電路設(shè)計(jì)合理，不易受到環(huán)境和自身的影響，檢測結(jié)果準(zhǔn)確，且功耗較低的技術(shù)效果。

附圖說明

此處所說明的附圖用來提供對本發(fā)明實(shí)施例的進(jìn)一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明實(shí)施例的限定；

圖1是集成三階電荷sigmadelta電容檢測電路連接示意圖；

圖2傳統(tǒng)sigmadelta加速度計(jì)電容檢測電路示意圖；

圖3是數(shù)字加速度計(jì)電容檢測電路應(yīng)用實(shí)例示意圖；

圖4是non-overlappingclock(非重疊時鐘)要求的時序示意圖。

具體實(shí)施方式

本發(fā)明提供了一種加速度計(jì)電容檢測電路，解決了現(xiàn)有的加速度計(jì)電容檢測電路存在容易受到環(huán)境和自身因素影響，功耗較高，實(shí)現(xiàn)了電路設(shè)計(jì)合理，不易受到環(huán)境和自身的影響，檢測結(jié)果準(zhǔn)確，且功耗較低的技術(shù)效果。

為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點(diǎn)，下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說明的是，在相互不沖突的情況下，本申請的實(shí)施例及實(shí)施例中的特征可以相互組合。

在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是，本發(fā)明還可以采用其他不同于在此描述范圍內(nèi)的其他方式來實(shí)施，因此，本發(fā)明的保護(hù)范圍并不受下面公開的具體實(shí)施例的限制。

請參考圖1，本申請?zhí)峁┝吮景l(fā)明的集成加速度計(jì)電容檢測電路，通過將加速度計(jì)敏感結(jié)構(gòu)與sigma-delta調(diào)制器相結(jié)合，敏感結(jié)構(gòu)的差分電容被用作sigma-delta調(diào)制器的采樣電容，其具體的電路連接如圖1所示。圖1可分為四個模塊，采用三階前饋求和的sigma-delta調(diào)制器結(jié)構(gòu)的模塊①；電容補(bǔ)償陣列模塊②；數(shù)字輸出反饋到第一級積分器的數(shù)模轉(zhuǎn)換電路模塊③；輸入共模補(bǔ)償電路模塊④。模塊①中包含加速度計(jì)敏感結(jié)構(gòu)的等效電容【cs1】【cs2】，運(yùn)放【amp1】【amp2】【amp3】和比較器【cmp】以及開關(guān)【s1】…【s30】，電容【c1】…【c14】，相關(guān)雙采樣電容【ch1】【ch2】，第一級積分器電容【cf1】【cf2】,模塊②中包含開關(guān)【s31】【s32】和電容【cc1】【cc2】，模塊③中包含開關(guān)【s33】…【s40】以及電容【cb1】【cb2】，模塊④中包含單端運(yùn)放【amp4】，開關(guān)【s41】…【s50】，電容【c15】【c16】【cfb1】【cfb2】。兩相非重疊時鐘信號【φ1】【φ2】。

運(yùn)放【amp1】與開關(guān)【s1】…【s8】，電容【cs1】【cs2】【ch1】【ch2】【cf1】【cf2】構(gòu)成第一級開關(guān)電容積分器；運(yùn)放【amp2】與開關(guān)【s9】…【s16】，電容【c1】【c2】【c11】【c12】構(gòu)成第二級開關(guān)電容積分器；運(yùn)放【amp3】與開關(guān)【s17】…【s24】，電容【c3】【c4】【c13】【c14】構(gòu)成地三級開關(guān)電容積分器；開關(guān)【s25】…【s30】，電容【c5】…【c10】構(gòu)成求和電路；比較器【cmp】用作一位量化器；開關(guān)【s31】【s32】與電容【cc1】【cc2】構(gòu)成基礎(chǔ)電容補(bǔ)償電路；開關(guān)【s33】…【s40】與電容【cb1】【cb2】構(gòu)成調(diào)制器輸出到第一開關(guān)電容的負(fù)反饋；運(yùn)放【amp4】與開關(guān)【s41】…【s50】，電容【c15】【c16】【c17】【cfb1】【cfb2】構(gòu)成輸入共模負(fù)反饋電路。

電路模塊①中，開關(guān)【s1】一端連接參考電壓【vref】,另一端鏈接到節(jié)點(diǎn)【c】。開關(guān)【s2】一端鏈接到節(jié)點(diǎn)【c】，一端連接到電路的共模地或者地。開關(guān)【s4】連接在節(jié)點(diǎn)【a】與共模地之間，開關(guān)【s3】連接在節(jié)點(diǎn)【b】與共模地之間。電容【cs1】連接在節(jié)點(diǎn)【c】與節(jié)點(diǎn)【a】之間，電容【cs2】連接在節(jié)點(diǎn)【c】與節(jié)點(diǎn)【b】之間，電容【ch1】連接在節(jié)點(diǎn)【a】和運(yùn)放【amp1】的負(fù)輸入端之間，電容【ch2】連接在節(jié)點(diǎn)【b】與運(yùn)放【amp1】的正輸入端之間。開關(guān)【s5】連接在節(jié)點(diǎn)【b】與節(jié)點(diǎn)【n1】之間，開關(guān)【s6】連接在節(jié)點(diǎn)【a】與節(jié)點(diǎn)【n2】之間。開關(guān)【s7】連接在節(jié)點(diǎn)【n1】與運(yùn)放【amp1】的正輸入端之間，開關(guān)【s8】連接在運(yùn)放【amp1】的負(fù)輸入端與節(jié)點(diǎn)【n2】之間。積分電容【cf1】連接在運(yùn)放【amp1】的正輸入端與負(fù)輸出端之間，【cf2】連接在運(yùn)放【amp1】的負(fù)輸入端與正輸出端之間。開關(guān)【s11】連接在節(jié)點(diǎn)【f】與節(jié)點(diǎn)【addp1】之間，開關(guān)【s12】連接在節(jié)點(diǎn)【e】與【addn1】之間。開關(guān)【s9】連接在節(jié)點(diǎn)【addn1】與共模地之間，開關(guān)【s10】分別連接在節(jié)點(diǎn)【addp1】與共模地之間。開關(guān)【s13】連接在節(jié)點(diǎn)【n3】與共模地之間，開關(guān)【s14】連接在節(jié)點(diǎn)【n4】與共模地之間。開關(guān)【s15】連接在節(jié)點(diǎn)【n3】與運(yùn)放【amp2】的正輸入端之間，開關(guān)【s16】分別連接在節(jié)點(diǎn)【n4】與運(yùn)放【amp2】的負(fù)輸入端之間。電容【c11】跨接在運(yùn)放【amp2】的負(fù)輸入端與正輸出端之間，【c12】跨接在運(yùn)放【amp2】的正輸入輸出端與負(fù)輸出端之間。開關(guān)【s17】連接在運(yùn)放【amp2】負(fù)輸出端與節(jié)點(diǎn)【addn2】之間，開關(guān)【s18】連接在運(yùn)放【amp2】的正輸出端與節(jié)點(diǎn)【addn2】之間。電容【c3】連接在節(jié)點(diǎn)【addp2】與節(jié)點(diǎn)【n6】之間，【c4】連接在節(jié)點(diǎn)【addn2】連接點(diǎn)與節(jié)點(diǎn)【n5】之間。開關(guān)【s19】連接在節(jié)點(diǎn)【addn2】與共模地之間，開關(guān)【s20】連接在【addp2】連接點(diǎn)與共模地之間。開關(guān)【s21】連接在節(jié)點(diǎn)【n5】與共模地之間，開關(guān)【s22】連接在節(jié)點(diǎn)【n6】與共模地之間。開關(guān)【s23】連接在節(jié)點(diǎn)【n5】與運(yùn)放【amp3】的正輸入端之間，開關(guān)【s24】連接在節(jié)點(diǎn)【n6】與運(yùn)放【amp3】的負(fù)輸入端之間。電容【c13】跨接在運(yùn)放【amp3】的負(fù)輸入端與正輸出端，【c14】跨界在運(yùn)放【amp3】的正輸入輸出端與負(fù)輸出端。開關(guān)【s25】連接在節(jié)點(diǎn)【n7】與運(yùn)放【amp3】的負(fù)輸出端，開關(guān)【s26】連接在運(yùn)放【amp3】正輸出端與節(jié)點(diǎn)【n8】之間。開關(guān)【s27】連接在節(jié)點(diǎn)【n7】與共模地之間，開關(guān)【s28】連接在節(jié)點(diǎn)【n8】與共模地之間。電容【c6】連接在節(jié)點(diǎn)【n7】與節(jié)點(diǎn)【n9】之間，電容【c5】連接在開節(jié)點(diǎn)【n8】與節(jié)點(diǎn)【n10】之間。開關(guān)【s29】連接在節(jié)點(diǎn)【n9】與共模地之間，開關(guān)【s30】連接在節(jié)點(diǎn)【n10】與共模地之間。電容【c7】連接在節(jié)點(diǎn)【addp1】與節(jié)點(diǎn)【n10】之間，【c8】連接在【addn1】與節(jié)點(diǎn)【n9】之間。電容【c9】連接在節(jié)點(diǎn)【addp2】與節(jié)點(diǎn)【n10】之間，【c10】連接在【addn2】與節(jié)點(diǎn)【n9】之間。

電路模塊②中，開關(guān)【s31】連接在參考電壓【vref】與節(jié)點(diǎn)【n11】之間。開關(guān)【s32】連接在節(jié)點(diǎn)【n11】和共模地或者地之間。電容補(bǔ)償陣列【cc1】連接在節(jié)點(diǎn)【n11】與節(jié)點(diǎn)【a】之間，【cc2】連接在節(jié)點(diǎn)【n11】與節(jié)點(diǎn)【b】之間。

電路模塊③中，開關(guān)【s33】連接在參考電壓【vref1】與節(jié)點(diǎn)【n12】之間，受輸出【y2】控制，開關(guān)【s34】連接在參考電壓【vref2】與節(jié)點(diǎn)【n12】之間，受輸出【y1】控制。開關(guān)【s37】連接節(jié)點(diǎn)【n12】與節(jié)點(diǎn)【n14】之間，開關(guān)【s39】連接在節(jié)點(diǎn)【n14】與共模地之間。電容【cb2】連接在節(jié)點(diǎn)【n14】與節(jié)點(diǎn)【b】之間。開關(guān)【s35】連接在參考電壓【vref2】與節(jié)點(diǎn)【n13】之間，受輸出【y2】控制。開關(guān)【s36】連接在參考電壓【vref1】與節(jié)點(diǎn)【n13】之間，受輸出信號【y1】控制。開關(guān)【s38】連接在節(jié)點(diǎn)【n13】與節(jié)點(diǎn)【n15】之間，，開關(guān)【s40】連接在節(jié)點(diǎn)【n15】與共模地之間。電容【cb1】連接在節(jié)點(diǎn)【n15】與節(jié)點(diǎn)【a】之間。

電路模塊④中，開關(guān)【s47】連接著節(jié)點(diǎn)【n16】與共模地，電容【c15】連接在節(jié)點(diǎn)【n16】與節(jié)點(diǎn)【n19】之間，電容【c16】連接在節(jié)點(diǎn)【n16】與節(jié)點(diǎn)【n18】之間，開關(guān)【s48】連接著節(jié)點(diǎn)【n16】和運(yùn)放【amp4】的負(fù)輸入端。開關(guān)【s49】連接運(yùn)放【amp4】的負(fù)輸入端與節(jié)點(diǎn)【n17】之間，開關(guān)【s50】連接在節(jié)點(diǎn)【n17】與運(yùn)放【amp4】的正輸入端之間。電容【c17】連接在節(jié)點(diǎn)【n17】與運(yùn)放【amp4】的輸出端。開關(guān)【s41】連接節(jié)點(diǎn)【n20】與節(jié)點(diǎn)【n18】之間，開關(guān)【s42】連接在節(jié)點(diǎn)【n19】與節(jié)點(diǎn)【n20】之間。開關(guān)【s45】連接節(jié)點(diǎn)【n18】與節(jié)點(diǎn)【f】之間，開關(guān)【s46】連接在節(jié)點(diǎn)【n19】與節(jié)點(diǎn)【e】之間。開關(guān)【s43】連接在節(jié)點(diǎn)【n20】與節(jié)點(diǎn)【n21】之間，開關(guān)【s44】連接在節(jié)點(diǎn)【n21】與共模地之間。電容【cfb1】連接在節(jié)點(diǎn)【n21】與【a】之間，電容【cfb2】連接在節(jié)點(diǎn)【n21】與節(jié)點(diǎn)【b】之間。

本發(fā)明的數(shù)字加速計(jì)電容檢測電路，需要由外部產(chǎn)生穩(wěn)定的直流供電電壓和時鐘信號，在經(jīng)過檢測電路處理之后，加速度信號直接轉(zhuǎn)換為數(shù)字串行信號輸出，在后級的數(shù)字電路中完成降采樣和數(shù)字濾波，并且可以對結(jié)果做數(shù)字補(bǔ)償，在經(jīng)過數(shù)字電路的處理與補(bǔ)償之后，后邊可直接到單片機(jī)或上位機(jī)，由它們將數(shù)字信號讀出。作為它們加速度信號的數(shù)據(jù)源。如圖3所示的電路框圖，其所采用的兩相非重疊時鐘的時序關(guān)系如圖4所示。

上述本申請實(shí)施例中的技術(shù)方案，至少具有如下的技術(shù)效果或優(yōu)點(diǎn)：

本申請中的新的集成檢測電路，通過將敏感結(jié)構(gòu)與sigma-delta調(diào)制器結(jié)合來解決上述的問題，敏感結(jié)構(gòu)的差分電容被用作sigma-delta調(diào)制器的采樣電容；差分電容的變化直接轉(zhuǎn)換成了sigma-delta環(huán)路中的誤差信號，因而這里就不再需要把電壓作為轉(zhuǎn)換中介；該結(jié)構(gòu)還有另一個好處，前端運(yùn)放僅僅是一個簡單的集成運(yùn)放，而不在是需要消耗掉大量功耗的c/v，因此，有效降低了系統(tǒng)的功耗；同時為了解決前端輸入共模得到問題，本申請也提出了一個適當(dāng)?shù)妮斎牍材Ｑa(bǔ)償反饋電路；所以，解決了現(xiàn)有的加速度計(jì)電容檢測電路存在容易受到環(huán)境和自身因素影響，且功耗較高，不便于加工的技術(shù)問題，進(jìn)而實(shí)現(xiàn)了電路設(shè)計(jì)合理，不易受到環(huán)境和自身的影響，檢測結(jié)果準(zhǔn)確，且功耗較低的技術(shù)效果。

盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。