国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種全數(shù)字的兩級(jí)組合觸發(fā)信號(hào)提取方法

      文檔序號(hào):8222430閱讀:517來(lái)源:國(guó)知局
      一種全數(shù)字的兩級(jí)組合觸發(fā)信號(hào)提取方法
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明屬于示波器技術(shù)領(lǐng)域,特別涉及一種全數(shù)字的兩級(jí)組合觸發(fā)信號(hào)提取方法。
      【背景技術(shù)】
      [0002]隨著被測(cè)設(shè)備信號(hào)復(fù)雜性和輸入帶寬的提高,對(duì)高速數(shù)字示波器觸發(fā)系統(tǒng)中觸發(fā)信號(hào)提取要求進(jìn)一步提高。目前的數(shù)字示波器觸發(fā)信號(hào)提取一般由采用模擬比較器的方式實(shí)現(xiàn),在輸入的模擬信號(hào)經(jīng)過(guò)模擬比較器與設(shè)定的觸發(fā)電平比較,產(chǎn)生觸發(fā)系統(tǒng)中的觸發(fā)信號(hào)。當(dāng)輸入信號(hào)帶寬在GHz及以下時(shí),市面上有成熟的比較器可以完成觸發(fā)信號(hào)的提取,但是當(dāng)示波器帶寬提升到幾十GHz,采用傳統(tǒng)的模擬比較器電路提取觸發(fā)信號(hào)代價(jià)很高,需要研制專用的專用寬帶觸發(fā)模擬比較器芯片,采用模擬比較器提取觸發(fā)信號(hào)的方法成為了高速寬帶數(shù)字示波器觸發(fā)系統(tǒng)帶寬進(jìn)一步提高的瓶頸。

      【發(fā)明內(nèi)容】

      [0003]本發(fā)明要解決的技術(shù)問(wèn)題是突破現(xiàn)有高速寬帶數(shù)字示波器觸發(fā)系統(tǒng)帶寬進(jìn)一步提高的瓶頸,充分利用數(shù)字示波器將寬帶輸入信號(hào)已經(jīng)數(shù)字化的特點(diǎn),提供一種全數(shù)字的兩級(jí)組合觸發(fā)信號(hào)提取方法,提高觸發(fā)系統(tǒng)的靈活性。
      [0004]本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn):
      [0005]一種全數(shù)字的兩級(jí)組合觸發(fā)信號(hào)提取方法中,包括以下步驟:
      [0006]步驟一、對(duì)寬帶輸入模擬信號(hào)進(jìn)行模擬數(shù)字轉(zhuǎn)換,產(chǎn)生高速數(shù)據(jù)流I ;
      [0007]步驟二、將所述高速數(shù)據(jù)流I進(jìn)行分配和處理:將高速數(shù)據(jù)流I分別送入第一級(jí)觸發(fā)信息提取單元、波形處理單元以及波形內(nèi)插器單元;
      [0008]步驟三、第一級(jí)觸發(fā)信息提取單元對(duì)高速數(shù)據(jù)流I的觸發(fā)信息進(jìn)行提取,提取的觸發(fā)信息送入波形處理單元,完成數(shù)據(jù)流和觸發(fā)信息的合成,同時(shí)送入高速數(shù)據(jù)流2流截取豐吳塊;
      [0009]步驟四、在慢速時(shí)基下,步驟三提取的觸發(fā)信息即為示波器最終觸發(fā)信息,波形處理單元按照步驟三中第一級(jí)觸發(fā)信息提取的信號(hào)選擇高速數(shù)據(jù)流I中的數(shù)據(jù),送入顯示單元顯示;在高速時(shí)基下,則直接執(zhí)行步驟五-八;
      [0010]步驟五、在高速時(shí)基下,波形內(nèi)插器單元對(duì)高速數(shù)據(jù)流I進(jìn)行內(nèi)插,形成高速數(shù)據(jù)流2,高速數(shù)據(jù)流2送入波形處理單元,同時(shí)送入高速數(shù)據(jù)流2流截取模塊;
      [0011]步驟六、高速數(shù)據(jù)流2流截取模塊利用步驟三中第一級(jí)觸發(fā)信息提取的信號(hào)截取高速數(shù)據(jù)流2中的觸發(fā)信息存在的區(qū)域數(shù)據(jù),送入第二級(jí)觸發(fā)提取模塊;
      [0012]步驟七、第二級(jí)觸發(fā)信息提取單元完成對(duì)步驟六中的區(qū)域數(shù)據(jù)的觸發(fā)信息提取,提取的觸發(fā)信息送入波形處理單元;
      [0013]步驟八、在高速時(shí)基下,步驟七提取的觸發(fā)信息即為示波器最終觸發(fā)信息,波形處理單元中按照步驟七中第二級(jí)觸發(fā)信息提取的信號(hào)選擇高速數(shù)據(jù)流2中的數(shù)據(jù),送入顯示單元進(jìn)行顯示。
      [0014]其中觸發(fā)信息提取的具體方式如下:
      [0015]S0、高速數(shù)據(jù)流進(jìn)行預(yù)處理:按照預(yù)先設(shè)置的前置條件對(duì)高速數(shù)據(jù)流的采樣數(shù)據(jù)Vsample進(jìn)行低位數(shù)據(jù)屏蔽,輸出處理后的采樣數(shù)據(jù),當(dāng)前采樣點(diǎn)值記為Vnow,下一個(gè)采樣點(diǎn)值記為Vnext ;
      [0016]S1、數(shù)據(jù)流比較:觸發(fā)當(dāng)前的觸發(fā)電平設(shè)定值為Vtrig,將數(shù)據(jù)流中的采樣點(diǎn)值Vnow和Vnext依次與Vtrig進(jìn)行比較,上升沿觸發(fā)信息提取時(shí),提取的條件為:Vnow ( Vtrig并且Vnext > Vtrig,下降沿觸發(fā)信息提取時(shí),提取的條件為:Vnow > Vtrig并且Vnext ( Vtrig,滿足條件觸發(fā)區(qū)域即確定為此時(shí)刻Vnow和Vnext之間,進(jìn)入下一步;
      [0017]S2、觸發(fā)點(diǎn)判斷:將Vnow和Vnext相加求和,上升沿觸發(fā)信息提取時(shí),如果Vnow+Vnext > 2 X Vtrig,則觸發(fā)點(diǎn)為Vnow,觸發(fā)信息即為Vnow所處的點(diǎn)信息;如果Vnow+Vnext ( 2XVtrig,則觸發(fā)點(diǎn)為Vnext,觸發(fā)信息即為Vnext所處的點(diǎn)信;下降沿觸發(fā)信息提取時(shí),如果Vnow+Vnext ( 2 X Vtrig,則觸發(fā)點(diǎn)為Vnow,觸發(fā)信息即為Vnow所處的點(diǎn)信息;如果Vnow+Vnext > 2XVtrig,則觸發(fā)點(diǎn)為Vnext,觸發(fā)信息即為Vnext所處的點(diǎn)位置。
      [0018]本發(fā)明的有益效果:
      [0019]本發(fā)明基于全數(shù)字的結(jié)構(gòu),充分利用數(shù)字示波器模擬數(shù)字轉(zhuǎn)換的產(chǎn)生的數(shù)字信號(hào)資源,采用數(shù)字比較器提出觸發(fā)信息,避免開(kāi)發(fā)專用寬帶觸發(fā)模擬比較器高額投入,降低數(shù)字示波器成本。進(jìn)一步根據(jù)示波器的時(shí)基的慢度和高速,將數(shù)字示波器的觸發(fā)信息提取系統(tǒng)分成兩級(jí)實(shí)現(xiàn),可以提高示波器觸發(fā)系統(tǒng)整體工作效率。
      【附圖說(shuō)明】
      [0020]圖1為傳統(tǒng)示波器觸發(fā)信息提取架構(gòu)示意圖;
      [0021]圖2為本發(fā)明示波器觸發(fā)架構(gòu)示意圖。
      【具體實(shí)施方式】
      [0022]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
      [0023]圖1是傳統(tǒng)示波器觸發(fā)信息提取架構(gòu)示意圖。如圖所示,輸入信號(hào)通過(guò)模擬比較器后,提取出觸發(fā)信息,送入波形處理單元完成觸發(fā)信息與模擬轉(zhuǎn)換后的數(shù)據(jù)融合,然后送入波形顯示緩存準(zhǔn)備顯示。該架構(gòu)下觸發(fā)信息提取主要依賴模擬比較器,隨著信號(hào)帶寬的提升,對(duì)模擬比較器性能要求逐漸增加。
      [0024]圖2是本發(fā)明示波器觸發(fā)信息提取架構(gòu)示意圖。如圖所示,這種架構(gòu)不在需要模擬比較器,利用A/D轉(zhuǎn)換器產(chǎn)生的高速數(shù)據(jù)流,引入數(shù)字比較器實(shí)現(xiàn)觸發(fā)信息提取。高速數(shù)據(jù)流1、波形內(nèi)插器、高速數(shù)據(jù)流2、波形處理單元、波形顯示緩存、第一級(jí)觸發(fā)信息提取、高速數(shù)據(jù)流截取以及第二級(jí)觸發(fā)信息提取等部分都可以采用FPGA實(shí)現(xiàn)。
      [0025]本發(fā)明的一種全數(shù)字的兩級(jí)組合觸發(fā)信號(hào)提取方法中,包括以下步驟:
      [0026]步驟一、對(duì)寬帶輸入模擬信號(hào)進(jìn)行模擬數(shù)字轉(zhuǎn)換,產(chǎn)生高速數(shù)據(jù)流I ;
      [0027]步驟二、將所述高速數(shù)據(jù)流I進(jìn)行分配和處理:將高速數(shù)據(jù)流I分別送入第一級(jí)觸發(fā)信息提取單元、波形處理單元以及波形內(nèi)插器單元;
      [0028]步驟三、第一級(jí)觸發(fā)信息提取單元對(duì)高速數(shù)據(jù)流I的觸發(fā)信息進(jìn)行提取,提取的觸發(fā)信息送入波形處理單元,完成數(shù)據(jù)流和觸發(fā)信息的合成,同時(shí)送入高速數(shù)據(jù)流2流截取豐吳塊;
      [0029]步驟四、在慢速時(shí)基下,步驟三提取的觸發(fā)信息即為示波器最終觸發(fā)信息,波形處理單元按照步驟三中第一級(jí)觸發(fā)信息提取的信號(hào)選擇高速數(shù)據(jù)流I中的數(shù)據(jù),送入顯示單元顯示;在高速時(shí)基下,則直接執(zhí)行步驟五-八;
      [0030]步驟五、在高速時(shí)基下,波形內(nèi)插器單元對(duì)高速數(shù)據(jù)流I進(jìn)行內(nèi)插,形成高速數(shù)據(jù)流2,高速數(shù)據(jù)流2送入波形處理單元,同時(shí)送入高速數(shù)據(jù)流2流截取模塊;
      [0031]步驟六、高速數(shù)據(jù)流2流截取模塊利用步驟三中第一級(jí)觸發(fā)信息提取的信號(hào)截取高速數(shù)據(jù)流
      當(dāng)前第1頁(yè)1 2 
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1