Mos晶體管的測(cè)試結(jié)構(gòu)及測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體測(cè)試技術(shù)領(lǐng)域，特別涉及一種MOS晶體管的測(cè)試結(jié)構(gòu)及測(cè)試方法。
【背景技術(shù)】
[0002]在半導(dǎo)體工藝中，MOS晶體管的許多重要參數(shù)和性能都與其漏極和源極之間的串聯(lián)電阻有關(guān)。因此，對(duì)MOS晶體管進(jìn)行建模和仿真驗(yàn)證之前，需要使用測(cè)試設(shè)備對(duì)MOS晶體管的源漏串聯(lián)電阻進(jìn)行測(cè)試。
[0003]圖1是現(xiàn)有的一種MOS晶體管及其測(cè)試結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。參考圖1，所述MOS晶體管包括:襯底100 ;位于所述襯底100內(nèi)的源極101和漏極102 ;位于所述襯底100上方的柵極103。所述MOS晶體管的源漏串聯(lián)電阻Rm為源極寄生電阻Rs、漏極寄生電阻Rd以及溝道寄生電阻Rch之和。所述MOS晶體管的測(cè)試結(jié)構(gòu)包括:第一測(cè)試電極S，所述第一測(cè)試電極S通過(guò)第一導(dǎo)電插塞Tl連接至所述源極101 ;第二測(cè)試電極D，所述第二測(cè)試電極D通過(guò)第二導(dǎo)電插塞T2連接至所述漏極102 ;第三測(cè)試電極G，所述第三測(cè)試電極G通過(guò)第三導(dǎo)電插塞T3連接至所述柵極103。
[0004]圖2是圖1所示的MOS晶體管及其測(cè)試結(jié)構(gòu)的電路結(jié)構(gòu)示意圖。結(jié)合圖1和圖2，測(cè)試所述源漏串聯(lián)電阻Rm時(shí)，通過(guò)所述第一測(cè)試電極S和第一導(dǎo)電插塞Tl對(duì)所述源極101施加源極電壓Vs，通過(guò)所述第二測(cè)試電極D和第二導(dǎo)電插塞T2對(duì)所述漏極102施加漏極電壓Vd，通過(guò)所述第三測(cè)試電極G和第三導(dǎo)電插塞T3對(duì)所述柵極103施加?xùn)艠O電壓Vg。通常，對(duì)所述源極101施加的源極電壓Vs為0V。
[0005]對(duì)所述MOS晶體管的各個(gè)電極施加電壓后，通過(guò)所述第一測(cè)試電極S、第一導(dǎo)電插塞Tl、第二測(cè)試電極D以及第二導(dǎo)電插塞T2測(cè)試所述MOS晶體管的漏極電流Id。根據(jù)所述MOS晶體管的特性，獲取所述源漏串聯(lián)電阻Rm:rm=UdS/id，其中，rm為所述源漏串聯(lián)電阻Rm的電阻值，Uds為所述MOS晶體管的漏源電壓的電壓值，即所述漏極電壓Vd減去所述源極電壓Vs的電壓值，id為所述漏極電流Id的電流值。需要說(shuō)明的是，所述源漏串聯(lián)電阻Rm的電阻值rm跟隨所述柵極電壓Vg的電壓值變化，即施加不同電壓值的柵極電壓Vg，獲得的所述源漏串聯(lián)電阻Rm的電阻值rm也不同。
[0006]在某些建模和仿真驗(yàn)證中，不僅需要知曉所述源漏串聯(lián)電阻Rm，還需要知曉所述源極寄生電阻Rs和所述漏極寄生電阻Rd之和。現(xiàn)有技術(shù)中，測(cè)試所述源極寄生電阻Rs和所述漏極寄生電阻Rd之和時(shí)，選取至少兩個(gè)溝道寬度相同而溝道長(zhǎng)度不同的MOS晶體管進(jìn)行測(cè)試。所述溝道寬度和所述溝道長(zhǎng)度均是指設(shè)計(jì)值，由于制造工藝的限制，所述溝道寬度和所述溝道長(zhǎng)度的設(shè)計(jì)值和實(shí)際值之間往往存在偏差。
[0007]在施加相同柵極電壓的條件下，采用前述方法獲取每個(gè)MOS晶體管的源漏串聯(lián)電阻Rm的電阻值rm。參考圖3，建立二維坐標(biāo)系:橫坐標(biāo)表示MOS晶體管的設(shè)計(jì)溝道長(zhǎng)度Lm，縱坐標(biāo)表示MOS晶體管的源漏串聯(lián)電阻Rm ;根據(jù)每個(gè)MOS晶體管的源漏串聯(lián)電阻Rm的電阻值rm和其對(duì)應(yīng)的設(shè)計(jì)溝道長(zhǎng)度Lm的長(zhǎng)度值，在所述二維坐標(biāo)系中作出離散點(diǎn)；對(duì)所述離散點(diǎn)進(jìn)行線性擬合得到MOS晶體管的源漏串聯(lián)電阻Rm隨其設(shè)計(jì)溝道長(zhǎng)度Lm變化的特性曲線，圖3中是以選取5個(gè)MOS晶體管進(jìn)行測(cè)試為例。采用相同的方法，在施加不同柵極電壓的條件下，獲取至少兩條MOS晶體管的源漏串聯(lián)電阻Rm隨其設(shè)計(jì)溝道長(zhǎng)度Lm變化的特性曲線。圖3中示出了四條MOS晶體管的源漏串聯(lián)電阻Rm隨其設(shè)計(jì)溝道長(zhǎng)度Lm變化的特性曲線(LI，L2，L3，L4)，四條特性曲線(LI，L2，L3，L4)相交于點(diǎn)a。
[0008]根據(jù)MOS 晶體管的特性:rm= (rd+rs)+ (Im-AL)/μ XCoXffX (Vgs-VT),其中，rd為所述漏極寄生電阻Rd的電阻值，rs為所述源極寄生電阻Rs的電阻值，Im為所述設(shè)計(jì)溝道長(zhǎng)度Lm的長(zhǎng)度值，Λ L為所述設(shè)計(jì)溝道長(zhǎng)度Lm與實(shí)際溝道長(zhǎng)度的偏差值，μ為所述MOS晶體管的載流子遷移率，Co為所述MOS晶體管的柵極單位面積氧化層電容的電容值，W為所述MOS晶體管的溝道寬度的寬度值，Vgs為所述柵極電壓Vg減去所述源極電壓Vs的電壓值，VT為所述MOS晶體管的閾值電壓的電壓值。結(jié)合圖3和上述公式，點(diǎn)a對(duì)應(yīng)的橫坐標(biāo)值為所述設(shè)計(jì)溝道長(zhǎng)度Lm與實(shí)際溝道長(zhǎng)度的偏差值Λ L，點(diǎn)a對(duì)應(yīng)的縱坐標(biāo)值為所述漏極寄生電阻Rd的電阻值rd與所述源極寄生電阻Rs的電阻值rs之和。
[0009]所述第一測(cè)試電極S、所述第一導(dǎo)電插塞Tl、所述第二測(cè)試電極D、所述第二導(dǎo)電插塞T2、所述第三測(cè)試電極G以及所述第三導(dǎo)電插塞T3均存在寄生電阻，在所述源極寄生電阻Rs和所述漏極寄生電阻Rd的電阻值較大時(shí)，各測(cè)試電極和各導(dǎo)電插塞的寄生電阻可以忽略不計(jì)，采用現(xiàn)有技術(shù)的方法獲取所述源漏電阻Rm、源極寄生電阻Rs、漏極寄生電阻Rd以及所述設(shè)計(jì)溝道長(zhǎng)度Lm與實(shí)際溝道長(zhǎng)度的偏差值Λ L是可行的。然而，隨著半導(dǎo)體技術(shù)的進(jìn)步，所述源極寄生電阻Rs和所述漏極寄生電阻Rd的電阻值做得越來(lái)越小，采用現(xiàn)有技術(shù)獲得的所述MOS晶體管電阻的精確度低，影響建模和仿真驗(yàn)證的準(zhǔn)確性。

【發(fā)明內(nèi)容】

[0010]本發(fā)明解決的是測(cè)試MOS晶體管電阻精確度低的問(wèn)題。
[0011]為解決上述問(wèn)題，本發(fā)明提供一種MOS晶體管的測(cè)試結(jié)構(gòu)，所述MOS晶體管包括襯底、源極、漏極以及柵極，所述MOS晶體管的測(cè)試結(jié)構(gòu)包括:
[0012]第一驅(qū)動(dòng)電極，通過(guò)第一導(dǎo)電插塞連接至所述源極；
[0013]第一感應(yīng)電極，通過(guò)第二導(dǎo)電插塞連接至所述源極；
[0014]第二驅(qū)動(dòng)電極，通過(guò)第三導(dǎo)電插塞連接至所述漏極；
[0015]第二感應(yīng)電極，通過(guò)第四導(dǎo)電插塞連接至所述漏極；
[0016]第三驅(qū)動(dòng)電極，通過(guò)第五導(dǎo)電插塞連接至所述柵極；
[0017]第三感應(yīng)電極，通過(guò)第六導(dǎo)電插塞連接至所述柵極。
[0018]基于上述MOS晶體管的測(cè)試結(jié)構(gòu)，本發(fā)明還提供一種MOS晶體管的測(cè)試方法，包括:執(zhí)行電壓及電流獲得步驟，以獲得所述MOS晶體管的柵源電壓、漏源電壓以及漏極電流；
[0019]其中，所述電壓及電流獲得步驟包括:
[0020]施加源極電壓至所述第一驅(qū)動(dòng)電極，施加漏極電壓至所述第二驅(qū)動(dòng)電極，施加?xùn)艠O電壓至所述第三驅(qū)動(dòng)電極；
[0021]測(cè)試所述第一感應(yīng)電極的電位、所述第二感應(yīng)電極的電位以及所述第三感應(yīng)電極的電位以獲得所述柵源電壓和所述漏源電壓，測(cè)試從所述第二驅(qū)動(dòng)電極流向所述第一驅(qū)動(dòng)電極的電流以獲得所述漏極電流。
[0022]基于上述MOS晶體管的測(cè)試結(jié)構(gòu)，本發(fā)明還提供另一種MOS晶體管的測(cè)試方法，包括:
[0023]設(shè)置所述第二導(dǎo)電插塞到所述柵極的距離以及所述第四導(dǎo)電插塞到所述柵極的距離均為可調(diào)距離；
[0024]執(zhí)行電阻獲得步驟，以獲得所述MOS晶體管的源漏串聯(lián)電阻；
[0025]改變所述可調(diào)距離的距離值，重復(fù)執(zhí)行所述電阻獲得步驟，以獲得所述MOS晶體管的源漏串聯(lián)電阻隨所述可調(diào)距離變化的特性曲線；
[0026]根據(jù)所述MOS晶體管的源漏串聯(lián)電阻隨所述可調(diào)距離變化的特性曲線，所述MOS晶體管的溝道寄生電阻等于所述可調(diào)距離的距離值為零時(shí)對(duì)應(yīng)的所述MOS晶體管的源漏串聯(lián)電阻；
[0027]其中，所述電阻獲得步驟包括:
[0028]施加源極電壓至所述第一驅(qū)動(dòng)電極，施加漏極電壓至所述第二驅(qū)動(dòng)電極，施加?xùn)艠O電壓至所述第三驅(qū)動(dòng)電極；
[0029]測(cè)試所述第一感應(yīng)電極的電位以及所述第二感應(yīng)電極的電位以獲得漏源電壓，測(cè)試從所述第二驅(qū)動(dòng)電極流向所述第一驅(qū)動(dòng)電極的電流以獲得漏極電流；
[0030]根據(jù)所述MOS晶體管的源漏串聯(lián)電阻等于所述漏源電壓比上所述漏極電流獲得所述MOS晶體管的源漏串聯(lián)電阻。
[0031]基于上述MOS晶體管的測(cè)試結(jié)構(gòu)，本發(fā)明還提供另一種MOS晶體管的測(cè)試方法，包括:
[0032]設(shè)置所述第二導(dǎo)電插塞到所述柵極的距離為最小安全距離，設(shè)置所述第四導(dǎo)電插塞到所述柵極的距離為可調(diào)距離；
[0033]執(zhí)行電阻獲得步驟，以獲得所述MOS晶體管的源漏串聯(lián)電阻；
[0034]改變所述可調(diào)距離的距離值，重復(fù)執(zhí)行所述電阻獲得步驟，以獲得所述MOS晶體管的源漏串聯(lián)電阻隨所述可調(diào)距離變化的特性曲線；
[0035]根據(jù)所述MOS晶體管的源漏串聯(lián)電阻隨所述可調(diào)距離變化的特性曲線，所述MOS晶體管的最小源極寄生電阻與溝道寄生電阻之和等于所述可調(diào)距離的距離值為零時(shí)對(duì)應(yīng)的所述MOS晶體管的源漏串聯(lián)電阻；
[0036]其中，所述電阻獲得步驟包括:
[0037]施加源極電壓至所述第一驅(qū)動(dòng)電極，施加漏極電壓至所述第二驅(qū)動(dòng)電極，施加?xùn)艠O電壓至所述第三驅(qū)動(dòng)電極；
[0038]測(cè)試所述第一感應(yīng)電極的電位以及所述第二感應(yīng)電極的電位以獲得漏源電壓，測(cè)試從所述第二驅(qū)動(dòng)電極流向所述第一驅(qū)動(dòng)電極的電流以獲得漏極電流；
[0039]根據(jù)所述MOS晶體管的源漏串聯(lián)電阻等于所述漏源電壓比上所述漏極電流獲得所述MOS晶體管的源漏串聯(lián)電阻。
[0040]基于上述MOS晶體管的測(cè)試結(jié)構(gòu)，本發(fā)明還提供另一種MOS晶體管的測(cè)試方法，包括:
[0041]設(shè)置所述第四導(dǎo)電插塞到所述柵極的距離為最小安