。作為在加強(qiáng)部8中含有的材料，只要是熱膨脹系數(shù)比覆蓋部6的構(gòu)成材料小的材料，就沒有特別限定，而優(yōu)選為膜片24中含有的材料。由此，能夠使加強(qiáng)部8的熱膨脹的程度接近膜片24的熱膨脹的程度。即，能夠使覆蓋部6的熱膨脹的程度接近膜片24的熱膨脹的程度，從而能夠有效降低施加于膜片24的所述多余應(yīng)力。
[0154]特別地，作為加強(qiáng)部8的構(gòu)成材料，優(yōu)選含有硅。具體而言，加強(qiáng)部8例如優(yōu)選由氧化硅(S12)或氮化硅(SiN)構(gòu)成。這樣，通過利用氧化硅(S12)或氮化硅(SiN)構(gòu)成加強(qiáng)部8，能夠發(fā)揮上述效果，并且能夠比較簡單地形成加強(qiáng)部8。
[0155]如圖4所示，加強(qiáng)部8整體上形成為格子狀。具體而言，在將俯視時(shí)互相垂直的2個(gè)方向作為第I方向和第2方向時(shí)，加強(qiáng)部8是多個(gè)第I延伸部81和多個(gè)第2延伸部82相交叉而成的結(jié)構(gòu)，所述多個(gè)第I延伸部81沿第I方向延伸并沿第2方向排列配置，所述多個(gè)第2延伸部82沿第2方向延伸并沿第I方向排列配置。通過形成為這樣的形狀，能夠減輕加強(qiáng)部8的重量，并能夠有效降低覆蓋部6的熱膨脹。通過盡量減輕加強(qiáng)部8的重量，能夠降低由重量造成的覆蓋部6的撓曲。
[0156]但是，作為加強(qiáng)部8的形狀，不限定于本實(shí)施方式，例如可以是不規(guī)則的形狀。并且，也可以是在局部具有本實(shí)施方式這樣的格子狀的部分的形狀。
[0157]并且，加強(qiáng)部8被配置在覆蓋部6的上表面(外表面)。由此，能夠簡單地形成加強(qiáng)部8。并且，加強(qiáng)部8被設(shè)置成與形成于覆蓋部6的覆蓋層441中的細(xì)孔442重疊。由此，不僅利用密封層46，還能夠利用加強(qiáng)部8對細(xì)孔442進(jìn)行密封，因此能夠更可靠地維持空腔部7的氣密性(真空狀態(tài))。
[0158]作為這樣的加強(qiáng)部8(第1、第2延伸部81、82)的厚度，沒有特別限定，例如，優(yōu)選為覆蓋部6的厚度的1/2倍以上且5倍以下，更加優(yōu)選為覆蓋部6的厚度的I倍以上且2倍以下。由此，能夠防止因覆蓋部6的過度的厚度增加所造成的物理量傳感器I的大型化，并且能夠更有效地發(fā)揮上述效果。
[0159]以上，對物理量傳感器I的結(jié)構(gòu)進(jìn)行了簡單說明。
[0160]在這樣的結(jié)構(gòu)的物理量傳感器I中，膜片24與膜片24的受壓面241所受到的壓力相對應(yīng)地變形，由此，壓阻元件3a、3b、3c、3d發(fā)生變形，壓阻元件3a、3b、3c、3d的電阻值與它們的撓曲量相對應(yīng)地變化。由壓阻元件3a、3b、3c、3d構(gòu)成的橋接電路30的輸出隨之變化，基于該輸出，能夠求出由受壓面241承受的壓力(絕對壓力)的大小。特別是如前所述，由于在物理量傳感器I中設(shè)置有加強(qiáng)部8，所以能夠降低因各部分的熱膨脹所引起的壓力檢測靈敏度的惡化、和與使用溫度相應(yīng)的靈敏度的偏差。
[0161]在以上這樣的物理量傳感器I中，由于空腔部7和半導(dǎo)體電路被設(shè)置在半導(dǎo)體基板21的同一表面?zhèn)?，所以形成空腔?的元件周圍結(jié)構(gòu)體4不會從半導(dǎo)體基板21的與半導(dǎo)體電路相反的一側(cè)伸出，從而能夠?qū)崿F(xiàn)薄型化。在此基礎(chǔ)上，元件周圍結(jié)構(gòu)體4通過與層間絕緣膜41、43和布線層42、44中的至少一方相同的成膜來形成。由此，能夠利用CMOS工藝(特別是形成層間絕緣膜41、43和布線層42、44的工序)與半導(dǎo)體電路一并形成元件周圍結(jié)構(gòu)體4。因此，物理量傳感器I的制造工序被簡化，其結(jié)果是，能夠?qū)崿F(xiàn)物理量傳感器I的低成本化。并且，即使在如本實(shí)施方式這樣密封空腔部7的情況下，也能夠使用成膜法對空腔部7進(jìn)行密封，不需要貼合以往那樣的基板來密封空腔，在這一點(diǎn)上，也能夠簡化物理量傳感器I的制造工序，其結(jié)果是，能夠?qū)崿F(xiàn)物理量傳感器I的低成本化。
[0162]并且，如前述那樣，傳感器元件3包括壓阻元件3a、3b、3c、3d，而且傳感器元件3和半導(dǎo)體電路位于半導(dǎo)體基板21的同一表面?zhèn)?，因此，能夠利用CMOS工藝(特別是形成MOS晶體管91的工序)與半導(dǎo)體電路一并形成傳感器元件3。因此，在這一點(diǎn)上，也能夠進(jìn)一步簡化物理量傳感器I的制造工序。
[0163]并且，由于傳感器元件3被配置在膜片24的元件周圍結(jié)構(gòu)體4側(cè)，因此，能夠?qū)鞲衅髟?收納于空腔部7內(nèi)，因此能夠防止傳感器元件3的劣化，并且能夠降低傳感器元件3的特性下降。
[0164]接下來，簡單說明物理量傳感器I的制造方法。
[0165]圖5至圖12是示出圖1所示的物理量傳感器I制造工序的圖。下面，根據(jù)這些圖進(jìn)行說明。
[0166][傳感器元件/MOS晶體管形成工序]
[0167]首先，如圖5所示，通過對硅基板等半導(dǎo)體基板21的上表面進(jìn)行熱氧化來形成第I絕緣膜(氧化硅膜)22，進(jìn)而通過濺射法、CVD (化學(xué)氣相沉積)法等在第I絕緣膜22上形成第2絕緣膜(氮化硅膜)23。由此得到基板2A。
[0168]第I絕緣膜22作為在半導(dǎo)體基板21及其上方形成半導(dǎo)體電路9時(shí)的元件間分離膜發(fā)揮功能。并且，第2絕緣膜23對于在隨后進(jìn)行的空腔部形成工序中實(shí)施的蝕刻具有耐受性，并作為所謂的蝕刻阻擋層發(fā)揮功能。另外，第2絕緣膜23通過構(gòu)圖處理，被限定在包括形成傳感器元件3的平面范圍在內(nèi)的范圍、以及半導(dǎo)體電路9內(nèi)的一部分元件(電容)等的范圍內(nèi)而形成。由此，不會成為在半導(dǎo)體基板21及其上方形成半導(dǎo)體電路9時(shí)的阻礙。
[0169]并且，雖未圖示，但在半導(dǎo)體基板21的上表面中的沒有形成第I絕緣膜22和第2絕緣膜23的部分處，通過熱氧化來形成MOS晶體管91的柵絕緣膜，并且摻雜磷、硼等雜質(zhì)來形成MOS晶體管91的源極和漏極。
[0170]接下來，通過濺射法、CVD法等在基板2A的上表面形成多晶硅膜(或非晶硅膜)，并通過蝕刻對該多晶硅膜進(jìn)行構(gòu)圖，從而如圖6所示，形成了用于形成傳感器元件3的元件形成用膜3A、以及MOS晶體管91的柵電極911。
[0171]接下來，以使元件形成用膜3A露出的方式在基板2A的上表面的一部分形成光致抗蝕膜20，然后對元件形成用膜3A摻雜(離子注入)磷、硼等雜質(zhì)，由此如圖7所示那樣形成傳感器元件3。在該離子注入中，調(diào)整光致抗蝕膜20的形狀或離子注入條件等，以使向壓阻部31a、31b、31c、31d摻雜的雜質(zhì)的摻雜量比向連接部33c、33d和布線39a、39b、39c、39d摻雜的雜質(zhì)的摻雜量多。
[0172][層間絕緣膜/布線層形成工序]
[0173]如圖8所示，在基板2A的上表面形成層間絕緣膜41、43和布線層42、44。由此，傳感器元件3和MOS晶體管91等成為被層間絕緣膜41、43和布線層42、44覆蓋的狀態(tài)。
[0174]層間絕緣膜41、43的形成是以下述方式進(jìn)行的:通過濺射法、CVD法等形成氧化硅膜，并通過蝕刻對該氧化硅膜進(jìn)行構(gòu)圖。層間絕緣膜41、43各自的厚度沒有特別限定，例如設(shè)定為1500nm以上且5000nm以下的程度。
[0175]并且，布線層42、44的形成是以下述方式進(jìn)行的:通過濺射法、CVD法等在層間絕緣膜41、43上形成例如由鋁構(gòu)成的層，然后進(jìn)行構(gòu)圖處理。這里，布線層42、44各自的厚度沒有特別限定，例如設(shè)定為300nm以上且900nm以下的程度。
[0176]并且，布線層42a、44a以在俯視時(shí)包圍多個(gè)傳感器元件3的方式形成為環(huán)狀。并且，布線層42b、44b與在半導(dǎo)體基板21上及半導(dǎo)體基板21的上方形成的布線(例如，構(gòu)成半導(dǎo)體電路9的一部分的布線)電連接。
[0177]這樣的層間絕緣膜41、43與布線層42、44的層疊結(jié)構(gòu)通過通常的CMOS工藝形成，其層疊數(shù)根據(jù)需要適當(dāng)設(shè)定。即，也存在這樣的情況:根據(jù)需要，隔著層間絕緣膜層疊更多的布線層。
[0178][空腔部形成工序]
[0179]如圖9所示，在通過濺射法、CVD法等形成表面保護(hù)膜45之后，通過蝕刻形成空腔部7。表面保護(hù)膜45由包含一種以上的材料的多個(gè)膜層構(gòu)成，并形成為不密封覆蓋層441的細(xì)孔442。另外，作為表面保護(hù)膜45的構(gòu)成材料，可由氧化硅膜、氮化硅膜、聚酰亞胺膜、環(huán)氧樹脂膜等用于保護(hù)元件免受水分、污物、傷痕等影響的具有耐久性的材料形成。表面保護(hù)膜45的厚度沒有特別限定，例如設(shè)定為500nm以上且2000nm以下的程度。
[0180]并且，空腔部7的形成是以下述方式進(jìn)行的:穿過形成于覆蓋層441的多個(gè)細(xì)孔442而進(jìn)行蝕刻，由此將層間絕緣膜41、43的一部分去除。這里，關(guān)于所述蝕刻，在采用濕法蝕刻的情況下，從多個(gè)細(xì)孔442供給氫氟酸、緩沖氫氟酸等蝕刻液，在采用干法蝕刻的情況下，從多個(gè)細(xì)孔442供給氫氟酸氣體等蝕刻氣體。
[0181][密封工序]
[0182]接下來，如圖10所示，通過濺射法、CVD法等在覆蓋層441上形成由Al、Cu、W、T1、TiN等的金屬膜等構(gòu)成的密封層46，對各細(xì)孔442進(jìn)行密封。由此，空腔部7被密封層46密封，并且形成了覆蓋部6。密封層46的厚度沒有特別限定，例如設(shè)定為100nm以上且5000nm以下的程度。
[0183][加強(qiáng)部形成工序]
[0184]接下來，如圖11所示，在覆蓋部6的上表面形成加強(qiáng)部8。加強(qiáng)部8的形成是以下述方式進(jìn)行的:通過濺射法、CVD法等形成氧化硅膜或氮化硅膜，并通過蝕刻對該氧化硅膜或氮化硅膜進(jìn)行構(gòu)圖。
[0185][膜片形成工序]
[0186]最后，如圖12所示，通過濕法蝕刻將半導(dǎo)體基板21的下表面的一部去除。由此，得到形成有比周圍薄的膜片24的物理量傳感器I。另外，作為將半導(dǎo)體基板21的下表面的一部分去除的方法，不限于濕法蝕刻，也可以是干法蝕刻等。
[0187]通過以上這樣的工序，能夠制造出物理量傳感器I。另外，半導(dǎo)體電路所具有的MOS晶體管以外的有源元件、電容、電感、電阻、二極管、布線等電路要素可以在上述的適當(dāng)?shù)墓ば?例如，振動元件形成工序、絕緣膜形成工序、覆蓋層形成工序、密封層形成工序)的中途加入。例如，可以與第I絕緣膜22 —起形成電路元件間分離膜，與傳感器元件3 —起形成柵電極、電容電極、布線等，與層間絕