測試組件及使用該測試組件的測試方法
【技術領域】
[0001]本發(fā)明涉及一種在AMOLED (Active Matrix/Organic Light Emitting D1de:有源矩陣有機發(fā)光二極體面板)產(chǎn)品中通過測試各層芯片層間接觸電阻從而獲取設計參數(shù)的測試組件(testkey)及使用該測試組件的測試方法。
【背景技術】
[0002]在現(xiàn)行的AMOLED產(chǎn)品設計中，因AA區(qū)需采取多顆TFT，故在進行高解析度產(chǎn)品設計時空間較為緊張，尤其是在層與層間進行轉(zhuǎn)接的地方，在機臺最小線寬及最小線距無法提升的情況下，盡可能縮小轉(zhuǎn)接處所占像素(Pixel)空間能夠?qū)Ω呓馕龆犬a(chǎn)品設計有直接效益。
[0003]如果不同層間的接觸孔之間存在偏差(接觸孔發(fā)生相互錯位的情形)，則會影響到層間的接觸電阻的大小。因此，需要在有限的線寬內(nèi)，獲取該偏差與接觸電阻之間的可接受的極限值，才能夠有效地設計接觸孔，縮減轉(zhuǎn)接空間的邊緣值。
[0004]在現(xiàn)有技術中，理論上雖然能夠針對每層的接觸孔進行測量，然后分別進行比較，由此獲得各層間接觸孔的偏差。但是，在實際操作中，由于各層的芯片極小Um級)，接觸孔更小，接觸孔間的偏差則更加難以測得。并且每次測量時都需要使測量工具與芯片的接觸孔的中心對準，難度極大。因此，由于難以測量出各層間芯片的接觸孔的偏差，導致現(xiàn)有的技術中并無較好方法進行可靠地轉(zhuǎn)接處空間縮減的邊緣(Margin)值計算。

【發(fā)明內(nèi)容】

[0005]為了解決上述問題，本發(fā)明提供一種測試組件，其特征在于，包括:上層芯片、中間層芯片、下層芯片；接觸孔，設置在所述中間層芯片上并且貫穿所述中間層芯片，用于連接所述上層芯片和所述中間層芯片；第一標尺，與所述上層芯片和所述下層芯片中的任意一層芯片的中心對準；第二標尺，與所述接觸孔的中心對準；所述第一標尺和所述第二標尺設有能夠通過OVL讀取的直線標記。
[0006]并且，所述兩個標尺的刻度單位大小不同；當所述兩個標尺的O刻度位對齊時，各刻度之間的偏差，等于各刻度的讀數(shù)；當所述兩個標尺的一個刻度位對齊時，該刻度的讀數(shù)，等于兩個標尺的O刻度位的偏差。
[0007]另外，本發(fā)明還提供一種用于測試接觸電阻及取得設計參數(shù)的測試方法，針對多個如上所述的測試組件中的每個測試組件，利用所述第一標尺和所述第二標尺分別測量所述任意一層芯片的中心與所述接觸孔的中心之間的偏差，并且利用IR量測機臺來測量所述任意一層芯片和另一芯片間的接觸電阻，所述另一芯片是指所述上層芯片和所述下層芯片中的所述任意一層芯片之外的另一芯片，在多個所述測試組件中，設定各自的所述偏差的量逐級增加，根據(jù)測量出的所述偏差和所述接觸電阻，來確認所述接觸電阻最大時的所述偏差。
[0008]通過該測試組件以及使用該測試組件的測試方法，能夠盡快并且簡便地測出兩層芯片的偏移的極限位置，能夠更好的挖掘制程能力的極限，從而盡可能縮小轉(zhuǎn)接處所占像素空間，能夠?qū)Ω呓馕龆犬a(chǎn)品設計有直接效益，并且能夠根據(jù)計測出的極限位置來可靠地計算轉(zhuǎn)接處空間縮減的極限值。
【附圖說明】
[0009]圖1是本發(fā)明的測試組件(testkey)的概略示意圖。
[0010]圖2A、圖2B是用于說明標尺的測量方式的示意圖。
[0011]圖3是用于說明利用測試組件進行測試的圖之一。
[0012]圖4是用于說明利用測試組件進行測試的圖之二。
【具體實施方式】
[0013]圖1是本發(fā)明的測試組件(testkey)的概略示意圖,如圖1所示,測試組件I包括上層芯片10、中間層芯片11、下層芯片12、設置在中間層芯片11上并且貫穿該中間層芯片11的接觸孔14、設有能夠通過OVL (套準)讀取的直線標記(OVL mark)的兩個標尺16、18。針對接觸孔14，在制程中需要有足夠的邊緣(margin)，從而使之不會掉到下層芯片12的圖形之外，接觸孔14與上層芯片10均通過與下層對位來確定相對位置進行制作。另外，在圖1中，用虛線示出了接觸孔14，表示其被上層芯片10覆蓋，并且接觸孔14所處的中間芯片11也被上層芯片10覆蓋，下面僅示出接觸孔14。
[0014]另外，這里所述的圖形，是指測試組件的芯片自身所呈現(xiàn)的圖形，例如，圖1中的上層芯片10、下層芯片12均呈現(xiàn)為正方形。
[0015]在圖1中，接觸孔14用于連接所述上層芯片10和下層芯片12。另外，兩個標尺16、18分別具有縱橫兩個部分，即，標尺16具有橫向部分16-1、縱向部分16-2，標尺18具有橫向部分18-1、縱向部分18-2。標尺16對應于上層的芯片10，能夠在橫向和縱向測量芯片10的各部分；標尺18對應于接觸孔14，能夠在橫向和縱向測量接觸孔14的位置和大?。煌ㄟ^組合標尺16、18，能夠測量上層芯片10與接觸孔14的偏差。
[0016]并且，在該測試組件I中，標尺16、18是與芯片10及中間層芯片11 (包括接觸孔14) 一起制造出來的，各標尺的O刻度位(O位)，分別對準每層芯片的圖形的中心，即，標尺16的O刻度位(包括橫向部分16-1和縱向部分16-2)對準芯片10的圖形的中心，標尺18的O刻度位(包括橫向部分18-1和縱向部分18-2)對準接觸孔14的中心。
[0017]作為標尺的刻度，例如可以如圖2A所示，標尺16、18的中心均為O刻度單位(O位)，以O為中心分別向兩邊延伸，每格刻度為0.1刻度單位，這里僅示出了 -0.5?+0.5的范圍。標尺的刻度單位可以根據(jù)需要而設定。單獨使用標尺16、18時，能夠單獨測量與標尺對應的層上的部分的尺寸，而組合使用標尺16、18時，能夠測量出兩層上的構件的偏差，即，當標尺16、18的O刻度位對齊時，各刻度之間的偏差，就等于各刻度的讀數(shù)，而偏差的單位即為兩標尺的單位刻度之間的差；當標尺16、18的某一刻度對齊時，所對齊的刻度的讀數(shù)，就是兩標尺的O位之間的差。
[0018]例如，如圖2A所示，設標尺16的每一小格與標尺18的每一小格刻度之間的差為0.1um,即單位刻度為0.lum。因此，當兩標尺16、18的中心O位對齊時，標尺16的0.1亥Ij度與標尺18的0.1刻度之間的偏差，等于該刻度的讀數(shù)0.1，而其單位即為單位刻度的差0.lum，也就是說，兩標尺所測出的不同層的芯片的偏差即距離a2-al=0.lum。同樣地，測得距離a4-a3=0.2um。由此可知，實際讀取時，對應的標尺刻度相重合，其讀數(shù)就是標尺的O位之間的差。例如，在圖2B中，兩標尺16、18的0.4單位處的刻度對齊(參照圓圈內(nèi)的部分)，因此可知兩標尺O位的偏差為0.4，即，讀數(shù)為0.4um。
[0019]如果圖2B中兩標尺的O刻度分別對應于各自層的芯片的中心位置，則通過該讀數(shù)0.4um，可知兩者的偏差為0.4um。
[0020]下面參照圖3、圖4來說明利用該測試組件I進行測試的過程，為了方便說明，在圖
3、圖4中僅示出了標尺16、18的縱向部分16