一種提高芯片去層次時均勻度的方法
【技術領域】
[0001]本發(fā)明涉及半導體失效分析領域，更具體地，涉及一種提高芯片去層次時均勻度的方法。
【背景技術】
[0002]在半導體芯片的失效分析過程中，需要通過研磨方式，對失效芯片樣品進行去層次(delayering)處理，以便在高放大倍率顯微鏡下對樣品的特定層次進行進一步觀察、分析。研磨質量的好壞，將直接影響到對失效芯片的準確分析。因此，研磨去層次在失效分析工作中既是基礎，也是重點。在進行失效分析工作時，研磨去層處理樣品的工作量往往占到總工作量的50%以上。所以，研磨去層次的速度與效果直接影響到失效分析工作的效率與質量。
[0003]在對失效芯片樣品進行去層次時，用到的研磨方式主要包括機械自動研磨和手動研磨。其中，手動研磨是對樣品精確去層次時最常用的手段。然而，在手動研磨時，卻很難保證使整個芯片的研磨速率保持一致，芯片邊緣的研磨速率往往大于芯片中心位置的研磨速率，且越靠近芯片邊緣研磨速率越快。這種現(xiàn)象往往會導致研磨時樣品表面的不平整，尤其在樣品邊緣，會出現(xiàn)嚴重的分層現(xiàn)象，而芯片靠近中心位置相對于邊緣位置較容易研磨均勻。請參閱圖1，圖1是芯片邊緣位置研磨不均勻狀態(tài)的光學顯微鏡照片。如圖1所示，在芯片邊緣研磨速率快的區(qū)域(如靠近照片下方位置的箭頭所指)，有源區(qū)已經(jīng)暴露出來，而芯片中心研磨速率慢的區(qū)域(如靠近照片上方位置的箭頭所指)還停留在金屬層，即顯示出明顯的分層現(xiàn)象。
[0004]在失效分析工作中，經(jīng)常需要對失效芯片的一些特定區(qū)域或特定層次進行觀察，這就要求必須保證樣品表面的均勻平整。當分析的目標位置位于芯片邊緣時(如輸入輸出電路、靜電放電保護電路等都非常靠近芯片邊緣)，按照現(xiàn)有的對樣品直接進行手動研磨的方式，樣品研磨制樣的難度極高，想要保證其研磨的均勻平整，需要花費大量的時間，以致降低了工作效率；而且經(jīng)常會出現(xiàn)制樣失敗，直接導致失效案例無法繼續(xù)分析。
[0005]因此，如何解決芯片邊緣在去層次過程中不均勻的問題，成為半導體失效分析領域的一個重要課題。

【發(fā)明內容】

[0006]本發(fā)明的目的在于克服現(xiàn)有技術存在的上述缺陷，提供一種提高芯片去層次時均勻度的方法，在半導體失效分析領域中制備失效目標位置在芯片邊緣的樣品時，通過改進制樣的方法，提高失效芯片樣品研磨后表面的平整度和均勻度，進而提高制樣成功率及工作效率。
[0007]為實現(xiàn)上述目的，本發(fā)明的技術方案如下:
[0008]一種提高芯片去層次時均勻度的方法，包括以下步驟:
[0009]步驟SOl:提供一待處理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片;
[0010]步驟S02:將所述失效芯片的正面粘在所述第一底座芯片上，并使處于所述失效芯片邊緣的目標位置靠向所述第一底座芯片的中心位置放置；
[0011]步驟S03:提供至少一個補償芯片，將所述補償芯片的正面粘在所述失效芯片以外區(qū)域的所述第一底座芯片上；
[0012]步驟S04:將所述補償芯片和失效芯片的背面水平固定在所述第二底座芯片上；
[0013]步驟S05:將所述第一底座芯片揭下，然后，通過研磨去除所述第二底座芯片及與其固定的補償芯片和失效芯片的多余尺寸，并對所述第二底座芯片進行減??；
[0014]步驟S06:通過研磨將所述失效芯片的正面去層次至目標位置。
[0015]優(yōu)選地，將所述失效芯片和補償芯片的正面通過雙面膠帶粘在所述第一底座芯片上。
[0016]優(yōu)選地，將所述補償芯片靠緊所述失效芯片粘在所述第一底座芯片上。
[0017]優(yōu)選地，將所述失效芯片和補償芯片的背面通過熱熔膠水平固定在所述第二底座芯片上。
[0018]優(yōu)選地，將所述第二底座芯片放在加熱板上加熱，并在其表面涂上熱熔膠，然后，將所述失效芯片和補償芯片的背面貼在所述第二底座芯片上，對所述熱熔膠進行冷卻凝固，使所述失效芯片和補償芯片的背面水平固定在所述第二底座芯片上。
[0019]優(yōu)選地，將所述第一底座芯片從所述失效芯片和補償芯片的正面揭下，并采用溶劑清洗所述失效芯片和補償芯片的表面。
[0020]優(yōu)選地，所述溶劑為丙酮溶液。
[0021]優(yōu)選地，步驟S06中，通過手動研磨方式將所述失效芯片的正面去層次至目標位置。
[0022]優(yōu)選地，步驟S05中，利用金剛石研磨盤進行去除多余尺寸及減薄的機械研磨。
[0023]優(yōu)選地，所述底座芯片為正方形。
[0024]從上述技術方案可以看出，本發(fā)明在半導體失效分析領域中制備失效目標位置在失效芯片邊緣的樣品時，通過改變目標位置在研磨樣品中的位置，采用將補償芯片與失效芯片樣品相組合拼接的方法，一起構成使失效芯片邊緣的目標位置處于底座芯片研磨中心位置的研磨樣品，以使失效芯片的目標位置區(qū)域與補償芯片之間在研磨時產(chǎn)生相互補償作用，可以快速、均勻地去除層次，并停留在相應的區(qū)域，從而提高失效芯片樣品研磨后表面的平整度和均勻度，改善芯片邊緣研磨不均勻、容易出現(xiàn)分層的問題，進而提高研磨質量和制樣成功率以及工作效率。
【附圖說明】
[0025]圖1是芯片邊緣位置研磨不均勻狀態(tài)的光學顯微鏡照片；
[0026]圖2?圖6是本發(fā)明一較佳實施例的一種提高芯片去層次時均勻度的方法的各個步驟不意圖；
[0027]圖7?圖11是與圖2?圖6的立體圖對應的剖面圖；
[0028]圖12是按照現(xiàn)有技術對一失效芯片進行研磨后的SEM照片；
[0029]圖13是根據(jù)本發(fā)明較佳實施例對一失效芯片進行研磨后的SEM照片。
【具體實施方式】
[0030]下面結合附圖，對本發(fā)明的【具體實施方式】作進一步的詳細說明。
[0031]需要說明的是，在下述的【具體實施方式】中，在詳述本發(fā)明的實施方式時，為了清楚地表示本發(fā)明的結構以便于說明，特對附圖中的結構不依照一般比例繪圖，并進行了局部放大、變形及簡化處理，因此，應避免以此作為對本發(fā)明的限定來加以理解。
[0032]在以下本發(fā)明的【具體實施方式】中，請參閱圖2?圖6，圖2?圖6是本發(fā)明一較佳實施例的一種提高芯片去層次時均勻度的方法的各個步驟示意圖；同時，請結合參閱圖7?圖11，圖7?圖11是與圖2?圖6的立體圖對應的剖面圖。如圖2?圖6和圖7?圖11所示，本發(fā)明的一種提高芯片去層次時均勻度的方法，包括以下步驟:
[0033]步驟SOl:提供一待處理失效芯片及尺寸大于所述失效芯片的第一、第二底座芯片。
[0034]本發(fā)明的目的是在半導體失效分析領域中制備失效目標位置在芯片邊緣的樣品時，通過對現(xiàn)有制樣的方法進行改進，用以提高失效芯片樣品研磨后表面的平整度和均勻度，進而實現(xiàn)提高制樣成功率及工作效率。在制備失效目標位置在芯片邊緣的樣品時，需要準備好待處理失效芯片和底座材料。待處理失效芯片的尺寸可根據(jù)失效分析的區(qū)域范圍大小來確定，通常可控制在例如約IX Icm的大小，而底座的大小應大于失效芯片。在本實施例中，可采用手動裂片的方法截取兩個芯片作為底座材料，本例中以第一底座芯片和第二底座芯片對這兩個芯片加以區(qū)分。其中第一底座芯片是研磨去層樣品制備過程中的輔助材料，最后將棄用。作為一可選的實施方式，底座芯片可采用正方形形狀，并且，為方便研磨作業(yè)以及與待處理失效芯片的尺寸相配合，可將底座芯片的尺寸控制在例如約2X2cm的大小。但不限于此尺寸大小，一般以底座芯片的尺寸為失效芯片尺寸的二倍為宜?？蓞⒖紙D2和圖7中第一底座芯片I與失效芯片4之間的大小關系加以理解。
[0035]步驟S02:將所述失效芯片的正面粘在所述第一底座芯片上，并使處于所述失效芯片邊緣的目標位置靠向所述第一底座芯片的中心位置放置。
[0036]請參閱圖2和圖7。接下來，需要將失效芯片4的正面粘在第一底座芯片I上。作為一可選的實施方式，可采用雙面膠帶2作為粘合材料，將失效芯片4的正面粘在第一底座芯片I上。具體是在第一底座芯片I上整面貼上一層雙面膠帶2，然后揭去表層防護紙，露出膠面，接著，再將失效芯片4正面向下平整地粘在第一底座芯片I上。
[0037]如圖2和圖7所示，在每一個失效芯片上都具有供觀察分析用的失效目標位置3，在本實施例中需要制備的樣品，失效目標位置3位于芯片4的邊緣。因此，在粘貼時，需要將失效芯片4接近目標位置3的一側朝向第一底座芯片I的中部放置，以便使處于失效芯片4邊緣的目標位置3靠向第一底座芯片I的中心位置放置。當然，最好是使目標位置3與第一底座芯片I的中心相重合。這樣放置的目的是在后續(xù)對失效芯片4進行研磨去層時，使目標位置3處于研磨面的中心，即處于底座I的中心，以便得到均勻的去層處理，避免出現(xiàn)原有的因目標位置位于研磨面的邊緣所造成的研磨分層缺陷。
[0038]從圖2可以看出，失效芯片4占據(jù)了第一底座芯片I表面約四分之一的面積。在制作失效芯片4時，可使得目標位置3靠近失效芯片4的一個角部，這是容易實現(xiàn)的。這樣，即可方便粘貼時的位置參照，使失效芯片4位于圖示第一底座芯片I的一個四分之一角端(圖示第一底座芯片I的右上端部)。當然，本發(fā)明的方法不僅限于對失效目標位置在芯片邊緣的樣品進行去層次分析，如果目標位置在芯片的任意位置，只需將目標位置與第一底座芯片的中心位置對準即可。
[0039]步驟S03:提供至少一個補償芯片，將所述補償芯片的正面粘在所述失效芯片以外區(qū)域的所述第一底座芯片上。