基于fpga可編程控制的數(shù)字射頻存儲(chǔ)器及信號(hào)處理方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于雷達(dá)電子通信領(lǐng)域，涉及一種基于FPGA可編程控制的數(shù)字射頻存儲(chǔ)器及信號(hào)處理方法。
[0002]發(fā)明背景
在現(xiàn)代高技術(shù)戰(zhàn)爭中，電子戰(zhàn)已經(jīng)發(fā)展成為一種獨(dú)立的作戰(zhàn)方式，是不對(duì)稱戰(zhàn)爭環(huán)境中具有信息威懾能力的主戰(zhàn)武器和作戰(zhàn)力量之一。雷達(dá)對(duì)抗已逐漸發(fā)展成為電子戰(zhàn)的主要對(duì)抗手段。
[0003]數(shù)字射頻存儲(chǔ)器(DigtalRaid1Frequency Memory DRFM，以下簡稱 DRFM)，能夠?qū)崿F(xiàn)存儲(chǔ)和重構(gòu)射頻信號(hào)和微波信號(hào)，是電子戰(zhàn)雷達(dá)對(duì)抗的核心模塊。其工作原理是對(duì)接收天線接收到的射頻信號(hào)下變頻后經(jīng)模數(shù)轉(zhuǎn)換成數(shù)字信號(hào)存儲(chǔ)在高速存儲(chǔ)器進(jìn)行相關(guān)調(diào)制，再經(jīng)過數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)上變頻發(fā)射出去。
[0004]但在實(shí)際雷達(dá)應(yīng)用中，寬帶采集使得A/D數(shù)字量化位數(shù)難以做到很大，因此造成了數(shù)字系統(tǒng)的動(dòng)態(tài)范圍變小，數(shù)字域上的信噪比也變小。傳統(tǒng)的設(shè)計(jì)制作工藝，也使得其功耗較大、結(jié)構(gòu)復(fù)雜不易適用操作和維修。
[0005]此外，用新型的正交雙通道DRFM技術(shù)結(jié)構(gòu)取代單一的單通道DRFM結(jié)構(gòu)，瞬時(shí)帶寬雖然增加，但增加了對(duì)各支路的幅相要求，對(duì)各支路采樣器件(A\D)的硬性要求較高，否則會(huì)產(chǎn)生雜波信號(hào)，影響了 DRFM的精度和有效發(fā)射功率，也增加了無謂的成本。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種基于FPGA可編程控制的數(shù)字射頻存儲(chǔ)器及信號(hào)處理方法，該數(shù)字射頻存儲(chǔ)器具有較高的瞬時(shí)帶寬、較大的且具有可選性的采樣頻率、較大的采樣量化位數(shù)和較寬的且可選性的工作頻率，同時(shí)可以實(shí)現(xiàn)實(shí)時(shí)高速存儲(chǔ)和處理信號(hào)，將寄生信號(hào)、諧波信號(hào)等一些雜波很好抑制。
[0007]本發(fā)明的目的通過以下技術(shù)方案實(shí)現(xiàn):
一種基于FPGA可編程控制的數(shù)字射頻存儲(chǔ)器，其特征在于:該模塊包括均集成在相應(yīng)電路板上的上變頻器、下變頻器、高速A\D模數(shù)轉(zhuǎn)換器件、高速D\A數(shù)模轉(zhuǎn)換器件、現(xiàn)場可編程門陣列處理芯片、高速動(dòng)靜態(tài)相結(jié)合存儲(chǔ)器和控制接口，上變頻器接收雷達(dá)射頻入射信號(hào)，并與A\D模數(shù)轉(zhuǎn)換器件相連接，A\D模數(shù)轉(zhuǎn)換器件通過多路分配與高速動(dòng)靜態(tài)相結(jié)合存儲(chǔ)器相連；高速動(dòng)靜態(tài)相結(jié)合存儲(chǔ)器通過多路選擇與高速D\A數(shù)模轉(zhuǎn)換器件相連，并將信號(hào)輸出到上變頻器上，由發(fā)射天線發(fā)出調(diào)制好的射頻信號(hào)；大型現(xiàn)場可編程門陣列處理芯片與上變頻器、下變頻器、高速A\D模數(shù)轉(zhuǎn)換器件、高速D\A數(shù)模轉(zhuǎn)換器件、高速動(dòng)靜態(tài)相結(jié)合存儲(chǔ)器相連并通過控制接口與上位機(jī)相連。
[0008]本發(fā)明中，所述現(xiàn)場可編程門陣列處理芯片包括控制器和本振，控制器與控制接口連接。高速A\D模數(shù)轉(zhuǎn)換器件和高速D\A數(shù)模轉(zhuǎn)換器件時(shí)鐘最大達(dá)到2.5GHz，采樣精度位數(shù)也達(dá)到了 1bit。
[0009]一種基于FPGA可編程控制的數(shù)字射頻存儲(chǔ)器的信號(hào)處理方法，其特征在于該方法步驟如下:
1)射頻輸入信號(hào)經(jīng)過下變頻器處理，經(jīng)過兩路相互正交的信號(hào)分路，將一路信號(hào)分離成相互正交的兩路模擬信號(hào)；
2)兩路模擬信號(hào)分別經(jīng)低通濾波器濾除雜波分量后，高速A\D模數(shù)轉(zhuǎn)換器件分別對(duì)兩個(gè)信號(hào)進(jìn)行A\D采樣并存儲(chǔ)進(jìn)高速存儲(chǔ)器中；由現(xiàn)場可編程門陣列處理芯片對(duì)兩個(gè)信號(hào)進(jìn)行相關(guān)性調(diào)制存儲(chǔ)；
3)調(diào)制完成后，再經(jīng)由高速D\A數(shù)模轉(zhuǎn)換器件進(jìn)行數(shù)模轉(zhuǎn)換，經(jīng)低通濾波后，再經(jīng)上變頻器轉(zhuǎn)換為高頻率的射頻信號(hào)發(fā)射出去。
[0010]本發(fā)明中，由上變頻器接收雷達(dá)射頻入射信號(hào)，并與A\D模數(shù)轉(zhuǎn)換器件相連接，同時(shí)后面相連著高速動(dòng)靜態(tài)存儲(chǔ)器件(RAM)。高速存儲(chǔ)器件與D\A數(shù)模轉(zhuǎn)換器件相連并將信號(hào)輸出到后面的上變頻器件上由發(fā)射天線發(fā)出調(diào)制好的射頻信號(hào)。大型現(xiàn)場可編程門陣列處理芯片(FPGA)與整個(gè)過程中的每個(gè)器件相連并由自定義1\0 口與上位機(jī)相連，控制整個(gè)過程的運(yùn)行處理。
[0011]本發(fā)明為正交雙通道結(jié)構(gòu)。因此雙支路在現(xiàn)場可編程門陣列的控制下，實(shí)現(xiàn)了定制方式多通道。通過對(duì)數(shù)據(jù)的移位處理，實(shí)現(xiàn)了距離延時(shí)、高精度的特點(diǎn)。
[0012]由于正交雙通道DRFM結(jié)構(gòu)對(duì)各支路的采樣器件要求較高。采樣器件的性能直接決定了本發(fā)明的高速處理和運(yùn)行速度。相比較傳統(tǒng)的ADC、DAC采樣和恢復(fù)器件，本發(fā)明采用的ADC采樣器件時(shí)鐘最大可以達(dá)到2.5GHz，采樣精度位數(shù)也達(dá)到了 lObit。而單獨(dú)使用時(shí)，可以達(dá)到在3.6GHz的時(shí)鐘下，采樣精度位數(shù)12bit。同理于ADC采樣器件，DAC恢復(fù)器件的精度位數(shù)也已經(jīng)達(dá)到了 14bit。
[0013]本發(fā)明解決了上述所提到的目前國內(nèi)數(shù)字射頻存儲(chǔ)器件在采樣位數(shù)較低、采樣速率較小方面的難題。
[0014]同時(shí)，對(duì)于支路的控制使得雙通道具有很高的一致性，也很好的解決了上述提到的會(huì)有雜波產(chǎn)生的問題。
[0015]現(xiàn)場可編程門陣列處理芯片包括控制器和本振，控制器與控制接口連接。核心控制器件FPGA加入了控制接口，可以滿足不同的參數(shù)需求進(jìn)行編程控制；支持多種串口，又加入了獨(dú)特的板卡設(shè)計(jì)，用戶可以根據(jù)需求自行選擇工作模式，凸顯其通用性；同時(shí)FPGA自帶多片存儲(chǔ)器，可以提高其存儲(chǔ)速率。
[0016]相比于現(xiàn)有技術(shù)，本發(fā)明具有以下優(yōu)點(diǎn):
1、瞬時(shí)帶寬(IBW):大小由ADC采樣率決定，正交雙通道DRFM結(jié)構(gòu)的系統(tǒng)瞬時(shí)帶寬是單通道一倍。本發(fā)明采用定制方式實(shí)現(xiàn)多通道，瞬時(shí)帶寬大于1GHz。
[0017]2、工作寬度(OBW):能夠接收和處理的信號(hào)頻率范圍定義為工作寬度。
[0018]3、讀寫延時(shí):指威脅信號(hào)輸入到重構(gòu)信號(hào)輸出所用最小時(shí)間，反映DRFM系統(tǒng)的對(duì)實(shí)時(shí)信號(hào)的處理能力。本發(fā)明經(jīng)過對(duì)器件優(yōu)化，延時(shí)控制在了幾時(shí)納秒內(nèi)。
[0019]4、采樣率:決定了處理信號(hào)的最大寬度。本本發(fā)明采樣率從500M~4G可選，獨(dú)特的板卡設(shè)計(jì)可以可以自行選