阻抗Z6的另一端為3db電橋的輸入端，第四匹配阻抗Z4的另一端為3db電橋的第一輸出端，第五匹配阻抗Z5的另一端為3db電橋的第二輸出端。
[0024]本實施例中，如圖6所示，第一混頻器包括型號為S頂-24MH的混頻器芯片U5、第十電阻RlO和功分器，功分器具有第一輸入端、第二輸入端和輸出端，混頻器芯片U5的第I腳、混頻器芯片U5的第6腳、混頻器芯片U5的第7腳、混頻器芯片U5的第3腳和混頻器芯片U5的第5腳均接地，混頻器芯片U5的第8腳和功分器的第一輸入端連接，混頻器芯片U5的第4腳和第十電阻RlO的一端連接，第十電阻RlO的另一端和地連接，混頻器芯片U5的第4腳為第一混頻器的輸入端，混頻器芯片U5的第2腳為所述的第一混頻器的輸出端。
[0025]本實施例的船用雷達接收機的工作原理為:接收天線收到的射頻信號包括目標信號和干擾信號，該射頻信號先經(jīng)過微帶帶通濾波器濾除掉其內(nèi)含有的大部分干擾信號，從而防止大部分干擾信號經(jīng)過后面的第一級低噪聲放大器和第二級低噪聲放大器進一步放大，從而有效降低了船用雷達接收的噪聲系數(shù)，然后再經(jīng)過第一低噪聲放大器和第二級低噪聲放大器將信號放大，因我們采用的第一級低噪聲放大器的噪聲系數(shù)很小只有0.4db，且其增益為14db，所以能夠很好地放大目標信號，并保證船用雷達接收機的噪聲系數(shù)比較低，放大后的目標信號經(jīng)過3db電橋平分為等幅度且相位相差90度的兩路信號，其中一路信號送到第一混頻器中混頻處理后得到一路中頻信號輸出，另一路信號送入第二混頻器中混頻處理后得到第二路中頻信號輸出，3db電橋、第一混頻器和第二混頻器三者構(gòu)成正交混頻，可以減小第一混頻器和第二混頻器的射頻輸入端的失配，從而提高鏡像抑制，降低鏡像頻率，鏡像頻率的抑制進一步降低了船用雷達接收機的噪聲系數(shù)。
[0026]實施例二:如圖1所示，一種船用雷達接收機，包括接收天線、微帶帶通濾波器、第一級低噪聲放大器、第二級低噪聲放大器、3db電橋、第一混頻器和第二混頻器，3db電橋具有第一輸出端、第二輸出端和輸入端，第一混頻器具有第一輸入端、第二輸入端和輸出端，第二混頻器的電路機構(gòu)和第一混頻器相同，微帶帶通濾波器的輸入端和接收天線連接，微帶帶通濾波器的輸出端和第一級低噪聲放大器的輸入端連接，第一級低噪聲放大器的輸出端和第二級低噪聲放大器的輸入端連接，第二級低噪聲放大器的輸出端和3db電橋的輸入端連接，3db電橋的第一輸出端和第一混頻器的第一輸入端連接，3db電橋的第二輸出端和第二混頻器的第一輸入端連接，第一混頻器的輸出端為船用雷達接收機的第一輸出端，第二混頻器的輸出端為船用雷達接收機的第二輸出端。
[0027]本實施例中，如圖2所示，微帶帶通濾波器包括第一微帶線L1、第二微帶線L2、第三微帶線L3、第四微帶線L4、第一匹配阻抗Zl和第二匹配阻抗Z2，第一匹配阻抗的阻值Zl和第二匹配阻抗Z2的阻值均為50歐姆，第一微帶線L1、第二微帶線L2、第三微帶線L3和第四微帶線L4呈階梯狀且平行間隔設(shè)置，第一微帶線LI的長度為178mil，第一微帶線LI的寬度為38mi I，第二微帶線L2的長度為355mi I，第二微帶線L2的寬度為40mi I，第三微帶線L3的長度為355mil，第三微帶線L3的寬度為40mil，第四微帶線L4的長度為178mil，第四微帶線L4的寬度為40mil，第一微帶線LI與第二微帶線L2的間距為14mil，第二微帶線L2和第三微帶線L3的間距為73mil，第三微帶線L3和第四微帶線L4的間距為14mil，第二微帶線L2的首端相對于第一微帶線LI的首端平移38mil，第三微帶線L3的首端相對于第二微帶線L2的首端平移143mil，第四微帶線L4的首端相對于第三微帶線L3的首端平移38mil，第二微帶線L2、第三微帶線L3和第四微帶線L4的平移方向相同，第一匹配阻抗Zl的一端和第一微帶線LI的首端連接，第一匹配阻抗Zl的另一端為微帶帶通濾波器的輸入端，第二匹配阻抗Z2的一端和第四微帶線L4的尾端連接，第二匹配阻抗Z2的另一端為微帶帶通濾波器的輸出端。
[0028]本實施例中，如圖3所示，第一級低噪聲放大器包括型號為NE325S01的第一放大器芯片U1、型號為LTV-356-TV的光耦芯片U2、三極管U3、第一電容Cl、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容C8、第九電容C9、第十電容C10、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7和第一磁珠II，第一放大器芯片Ul的第I腳和第3腳均接地，第一放大器芯片U2的第4腳、第一電容Cl的一端、第二電阻R2的一端、第三電阻R3的一端和第四電阻R4的一端連接，第四電阻R4的另一端和第五電容C5的一端連接，第三電阻R3的另一端、第五電容C5的另一端、第三電容C3的一端和第四電容C4的一端連接，第二電阻R2的另一端、第三電容C3的另一端、第四電容C4的另一端、第一電阻Rl的一端均接入-3.3V電源，第一電阻Rl的另一端、第六電容C6的一端和光耦芯片U2的第2腳連接，第六電容C6的另一端接地，第一放大器芯片Ul的第2腳、第二電容C2的一端、第六電阻R6的一端和第七電阻R7的一端連接，第七電阻R7的另一端與第十電容ClO的一端連接，第十電容ClO的另一端接地，光耦芯片U2的第I腳和第六電容C6的另一端接地，光耦芯片U2的第3腳接地，光耦芯片U2的第4腳、三極管U3的源級和第五電阻R5的一端連接，三極管U3的漏極、第五電阻R5的另一端、第七電容C7的一端、第八電容C8的一端和第一磁珠Il的一端連接，第七電容C7的另一端和第八電容C8的另一端均接地，第一磁珠Il的另一端接入5V電源，三極管U3的柵極、第九電容C9的一端和第六電阻R6的另一端連接，第九電容C9的另一端接地，第一電容Cl的另一端為第一級低噪聲放大器Ul的輸入端，第二電容C2的另一端為第一級低噪聲放大器Ul的輸出端。
[0029]本實施例中，如圖4所示，第二級低噪聲放大器包括型號為HMC788LP2的第二放大器芯片U4、第^^一電容C11、第十二電容C12、第十三電容C13、第十四電容C14、第十五電容C15、第二磁珠12和第三磁珠13，第二放大器芯片U4的第I腳、第二放大器芯片U4的第4腳和第二放大器芯片U4的第6腳均接地，第二放大器芯片U4的第3腳和第二放大器芯片U4的第7腳均接地，第二放大器芯片U4的第2腳和第十二電容C12的一端連接，放大器芯片U4的第5腳、第^^一電容Cll的一端和第三磁珠13的一端連接，第三磁珠13的另一端、第十三電容C13的一端、第十四電容C14的一端、第十五電容C15的一端和第二磁珠12的一端連接，第十三電容C13的另一端和第十四電容C14的另一端均接地，第十五電容C15的另一端接地，第二磁珠12的另一端接入5V電源，第十一電容Cll的另一端為第二級低噪聲放大器的輸入端，第十二電容C12的另一端為第二級低噪聲放大器的輸出端。
[0030]本實施例中，如圖5所示，3db電橋包括第五微帶線L5、第六微帶線L6、第七微帶線L7、第八微帶線L8、第三匹配阻抗Z3、第四匹配阻抗Z4、第五匹配阻抗Z5、第六匹配阻抗Z6、第八電阻R8和第九電阻R9，第五微帶線L5、第六微帶線L6、第七微帶線L7和第八微帶線L8首尾相連形成方形，第五微帶線L5的首端和第三匹配阻抗Z3的一端連接，第五微帶線L5的尾端和第四匹配阻抗TA的一端連接，第七微帶線L7的首端和第五匹配阻抗Z5的一端連接，第七微帶線L7的尾端和第六匹配阻抗Z6連接，第三匹配阻抗Z3的另一端、第八電阻R8的一端和第九電阻R9的一端連接，第八電阻R8的另一端和地連接，第九電阻R9的另一端和地連接，第六匹配阻抗Z6的另一端為3db電橋的輸入端，第四匹配阻抗Z4的另一端為3db電橋的第一輸出端，第五匹配阻抗Z5的另一端為3db電橋的第二輸出端。
[0031]本實施例中，如圖6所示，第一混頻器包括型號為S頂-24MH的混頻器芯片U5、第十電阻RlO和功分器，功分器具有第一輸入端、第二輸入端和輸出端，混頻器芯片U5的第I腳、混頻器芯片U5的第6腳、混頻器芯片U5的第7腳、混頻器芯片U5的第3腳和混頻器芯片U5的第5腳均接地，混頻器芯片U5的第8腳和功分器的第一輸入端連接，混頻器芯片U5的第4腳和第十電阻RlO的一端連接，第十電