基于信息系統(tǒng)的低功耗電源檢測(cè)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及嵌入式系統(tǒng)技術(shù)領(lǐng)域，特別涉及一種基于信息系統(tǒng)的低功耗電源檢測(cè)
目.0
【背景技術(shù)】
[0002]信息系統(tǒng)是由計(jì)算機(jī)硬件、網(wǎng)絡(luò)和通訊設(shè)備、計(jì)算機(jī)軟件、信息資源、信息用戶和規(guī)章制度組成的以處理信息流為目的的人機(jī)一體化系統(tǒng)，其主要任務(wù)是最大限度地利用現(xiàn)代計(jì)算機(jī)及網(wǎng)絡(luò)通訊技術(shù)加強(qiáng)企業(yè)的信息管理，通過對(duì)企業(yè)擁有的人力、物力、財(cái)力、設(shè)備、技術(shù)等資源的調(diào)查了解建立正確的數(shù)據(jù)，加工處理并編制成各種信息資料及時(shí)提供給管理人員，以便進(jìn)行正確的決策，不斷提高企業(yè)的管理水平和經(jīng)濟(jì)效益。信息系統(tǒng)處理的各種數(shù)據(jù)(用戶數(shù)據(jù)、系統(tǒng)數(shù)據(jù)、業(yè)務(wù)數(shù)據(jù)等)在維持系統(tǒng)正常運(yùn)行上起著至關(guān)重要的作用，一旦數(shù)據(jù)遭到破壞(泄漏、修改、毀壞)，都會(huì)在不同程度上造成影響，從而危害到整個(gè)信息系統(tǒng)的正常運(yùn)行。
[0003]目前針對(duì)數(shù)據(jù)安全的攻擊方式有很多，電源毛刺電壓攻擊就是一種常用的攻擊方式。電源毛刺電壓攻擊是通過快速改變系統(tǒng)供電電壓的一種缺陷注入攻擊方式，為了保證信息交互系統(tǒng)的安全，系統(tǒng)的供電電壓檢測(cè)電路要能夠適應(yīng)供電電壓的變化和能夠檢測(cè)毛刺電壓信號(hào)。申請(qǐng)?zhí)枮椤?00910088706.7”的中國(guó)發(fā)明專利公開了一種防電源毛刺攻擊的檢測(cè)電路，該檢測(cè)電路采用電阻網(wǎng)絡(luò)來采集電源毛刺電壓。采用電阻網(wǎng)絡(luò)采集電源毛刺電壓不僅存在直流功耗，且電阻網(wǎng)絡(luò)只能采集電源上的低頻信號(hào)，對(duì)于電源上的高頻信號(hào)無(wú)法實(shí)現(xiàn)同比例采集，受到毛刺攻擊電壓幅度和頻率的限制，而該結(jié)構(gòu)的檢測(cè)電路正常工作時(shí)還會(huì)受到被檢測(cè)的電壓的直流值影響。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的問題是提供一種基于信息系統(tǒng)的低功耗電源檢測(cè)裝置，提高正向電源毛刺電壓的頻率采集范圍，減小系統(tǒng)靜態(tài)功耗。
[0005]為解決上述問題，本發(fā)明提供一種基于信息系統(tǒng)的低功耗電源檢測(cè)裝置，包括第一電容、第二電容、第一電阻、第二電阻、第三電阻、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第一 PMOS管、第二 PMOS管、第三PMOS管以及第四PMOS管；
所述第一電容的一端連接電源負(fù)極，所述第一電容的另一端連接所述第一電阻的一端、所述第三電阻的一端以及所述第二 NMOS管的柵極，所述第二電容的一端連接電源正極，所述第二電容的另一端連接所述第二電阻的一端、所述第三電阻的另一端以及所述第一 NMOS管的柵極，所述第一電阻的另一端適于接收第一偏置電流，所述第二電阻的另一端、所述第四NMOS管的源極、所述第五NMOS管的源極、所述第六NMOS管的源極以及所述第七NMOS管的源極接地；
所述第一 NMOS管的漏極連接所述第三NMOS管的漏極、所述第三NMOS管的柵極、所述第一 PMOS管的漏極、所述第一 PMOS管的柵極以及所述第三PMOS管的柵極，所述第一 NMOS管的源極連接所述第二 NMOS管的源極和所述第四NMOS管的漏極，所述第四NMOS管的柵極連接所述第五NMOS管的柵極和所述第五NMOS管的漏極并適于接收第二偏置電流，所述第二 NMOS管的漏極連接所述第三NMOS管的源極、所述第二 PMOS管的漏極、所述第二 PMOS管的柵極以及所述第四PMOS管的柵極，所述第三PMOS管的漏極連接所述第六NMOS管的漏極、所述第六NMOS管的柵極以及所述第七NMOS管的柵極，所述第四PMOS管的漏極連接所述第七NMOS管的漏極并適于輸出第一檢測(cè)信號(hào)，所述第一 PMOS管的源極、所述第二 PMOS管的源極、所述第三PMOS管的源極以及所述第四PMOS管的源極適于接收工作電壓。
[0006]可選的，所述第三電阻為可調(diào)電阻。
[0007]可選的，所述基于信息系統(tǒng)的低功耗電源檢測(cè)裝置還包括緩沖器；所述緩沖器適于對(duì)所述第一檢測(cè)信號(hào)進(jìn)行放大處理以產(chǎn)生第二檢測(cè)信號(hào)
可選的，所述緩沖器包括第八NMOS管、第九NMOS管、第十NMOS管、第五PMOS管、第六PMOS管以及第七PMOS管；
所述第八NMOS管的柵極連接所述第五PMOS管的柵極并適于接收所述第一檢測(cè)信號(hào)，所述第八NMOS管的漏極連接所述第五PMOS管的漏極、所述第九NMOS管的柵極以及所述第六PMOS管的柵極，所述第九NMOS管的漏極連接所述第六PMOS管的漏極、所述第十NMOS管的柵極以及所述第七PMOS管的柵極，所述第十NMOS管的漏極連接所述第七PMOS管的漏極并適于輸出所述第二檢測(cè)信號(hào)，所述第八NMOS管的源極、所述第九NMOS管的源極以及所述第十NMOS管的源極接地，所述第五PMOS管的源極、所述第六PMOS管的源極以及所述第七PMOS管的源極適于接收工作電壓。
[0008]可選的，所述基于信息系統(tǒng)的低功耗電源檢測(cè)裝置還包括鎖存器；所述鎖存器適于對(duì)所述第二檢測(cè)信號(hào)進(jìn)行鎖存處理以產(chǎn)生報(bào)警信號(hào)。
[0009]可選的，所述鎖存器包括延時(shí)電路、二選一數(shù)據(jù)選擇器、第一反相器以及第二反相器;
所述延時(shí)電路的輸入端連接所述二選一數(shù)據(jù)選擇器的第一輸入端并適于接收所述第二檢測(cè)信號(hào)，所述延時(shí)電路的輸出端連接所述二選一數(shù)據(jù)選擇器的控制端，所述二選一數(shù)據(jù)選擇器的輸出端連接所述第一反相器的輸入端并適于輸出所述報(bào)警信號(hào)，所述第一反相器的輸出端連接所述第二反相器的輸入端，所述第二反相器的輸出端連接所述二選一數(shù)據(jù)選擇器的第二輸入端。
[0010]可選的，所述的基于信息系統(tǒng)的低功耗電源檢測(cè)裝置還包括偏置電流產(chǎn)生電路；所述偏置電流產(chǎn)生電路適于提供所述第一偏置電流和所述第二偏置電流。
[0011]可選的，所述偏置電流產(chǎn)生電路包括第^^一 NMOS管、第十二 NMOS管、第十三NMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第^^一 PMOS管、第十二 PMOS管、第十三PMOS管以及第四電阻；
所述第十一 NMOS管的柵極連接所述第十一 NMOS管的漏極、所述第八PMOS管的漏極以及所述第九PMOS管的柵極，所述第十一 NMOS管的源極、所述第十二 NMOS管的源極以及所述第四電阻的一端接地，所述第八PMOS管的柵極適于接收啟動(dòng)信號(hào)，所述第八PMOS管的源極、所述第九PMOS管的源極、所述第十PMOS管的源極、所述第十一 PMOS管的源極、所述第十二 PMOS管的源極以及所述第十三PMOS管的源極適于接收工作電壓； 所述第十二 NMOS管的柵極連接所述第十二 NMOS管的漏極、所述第九PMOS管的漏極、所述第十PMOS管的漏極以及所述第十三NMOS管的柵極，所述第十三NMOS管的源極連接所述第四電阻的另一端，所述第十三NMOS管的漏極連接所述第十PMOS管的柵極、所述第十一PMOS管的柵極、所述第十一 PMOS管的漏極、所述第十二 PMOS管的柵極以及所述第十三PMOS管的漏極，所述第十二 PMOS管的漏極適于輸出所述第一偏置電壓，所述第十三PMOS管的漏極適于輸出所述第二偏置電壓。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
本發(fā)明提供的基于信息系統(tǒng)的低功耗電源檢測(cè)裝置，采用電容來采集電源上的正向毛刺信號(hào)，能夠隔離直流供電電壓，因而不存在直流功耗。并且，電容能夠無(wú)失真地采集高頻交流信號(hào)，使得被檢測(cè)的毛刺電壓信號(hào)的范圍變寬。通過電容的隔直作用，電源提供的直流供電電壓發(fā)生變化不會(huì)對(duì)本檢測(cè)電路產(chǎn)生影響，因而本檢測(cè)電路使用靈活。
【附圖說明】
[0013]圖1是本發(fā)明實(shí)施例的基于信息系統(tǒng)的低功耗電源檢測(cè)裝置的電路圖；
圖2是本發(fā)明實(shí)施例的緩沖器的電路圖；
圖3是本發(fā)明實(shí)施例的鎖存器的電路結(jié)構(gòu)示意圖；
圖4是本發(fā)明實(shí)施例的偏置電流產(chǎn)生電路的電路圖。