特高頻局放主動(dòng)噪聲跟蹤抑制測(cè)量系統(tǒng)及其工作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種局部放電特高頻信號(hào)的采集系統(tǒng)及其工作方法，尤其是特高頻局放主動(dòng)噪聲跟蹤抑制測(cè)量系統(tǒng)及其工作方法。
【背景技術(shù)】
[0002]目前，公知的局部放電特高頻信號(hào)采集有兩種方式，1:以荷蘭KEMA實(shí)驗(yàn)室為代表的采用的是特高頻窄帶監(jiān)測(cè)，雖然可以有效地避開(kāi)特高頻段無(wú)線電和移動(dòng)信號(hào)干擾，但測(cè)量帶寬較窄，放電信息損失嚴(yán)重，并且因?yàn)橹皇潜O(jiān)測(cè)局放信號(hào)很窄的一部分，在噪聲小的場(chǎng)合不如寬帶監(jiān)測(cè)靈敏度高。2:Strathclyde大學(xué)采用的是特高頻寬帶監(jiān)測(cè)，采集整個(gè)特高頻段的放電信號(hào)，雖然信息量豐富并且可用于現(xiàn)場(chǎng)，但對(duì)于隨機(jī)出現(xiàn)的特高頻段無(wú)線電和移動(dòng)信號(hào)干擾無(wú)法去除，很容易引起信號(hào)的失真。特別是在背景噪聲大的場(chǎng)合，局放信號(hào)會(huì)被淹沒(méi)在噪聲信號(hào)中，壓根無(wú)法檢測(cè)。
[0003]寬帶、窄帶監(jiān)測(cè)兩種監(jiān)測(cè)方法均有各自的優(yōu)點(diǎn)和不足，也就是監(jiān)測(cè)靈敏度和抗干擾能力的矛盾。寬帶監(jiān)測(cè)方式靈敏度高，但是抗干擾能力弱；窄帶監(jiān)測(cè)可靈活避開(kāi)各種干擾，但是監(jiān)測(cè)靈敏度低。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問(wèn)題和提出的技術(shù)任務(wù)是對(duì)現(xiàn)有技術(shù)方案進(jìn)行完善與改進(jìn)，提供特高頻局放主動(dòng)噪聲跟蹤抑制測(cè)量系統(tǒng)及其工作方法，以達(dá)到可靠，精準(zhǔn)的采集局部放電特高頻信號(hào)的目的。為此，本發(fā)明采取以下技術(shù)方案。
[0005]特高頻局放主動(dòng)噪聲跟蹤抑制測(cè)量系統(tǒng)，其特征在于:包括探頭、輸入端與探頭輸出端相連的射頻功分器、輸入端與射頻功分器輸出端相連的檢波電路及混頻電路、輸入端與檢波電路及混頻電路輸出端相連的模數(shù)轉(zhuǎn)換電路、與模數(shù)轉(zhuǎn)換電路相連的處理器、與處理器相連的輸入及輸出裝置；所述的模數(shù)轉(zhuǎn)換電路設(shè)有雙路AD采樣芯片以對(duì)檢波電路及混頻電路的信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換。一塊板卡上同時(shí)設(shè)計(jì)兩種模擬前端，將寬帶檢波監(jiān)測(cè)和窄帶混頻監(jiān)測(cè)相結(jié)合。采用本振和混頻器主動(dòng)跟蹤干擾信號(hào)，并將其抑制，而不是被動(dòng)的過(guò)濾，解決靈敏度和抗干擾能力之間的矛盾。
[0006]作為對(duì)上述技術(shù)方案的進(jìn)一步完善和補(bǔ)充，本發(fā)明還包括以下附加技術(shù)特征。
[0007]所述的檢波電路設(shè)有檢波器，所述的混頻電路設(shè)有低通濾波器，經(jīng)射頻功分器功分的信號(hào)和板載本振混頻，得到與本振頻率相加減的頻域信號(hào)，再經(jīng)過(guò)可編程的低通濾波器，得到與本振頻率相減的頻域信號(hào)，從將處于高頻段的局放特高頻信號(hào)搬移到中頻。
[0008]所述的處理器包括FPGA芯片，所述的FPGA芯片設(shè)有數(shù)據(jù)讀取模塊、噪聲信號(hào)頻率跟蹤模塊、寬帶信號(hào)噪聲抑制模塊。
[0009]輸入及輸出裝置包括ARM單片機(jī)；所述的處理器通過(guò)FSMC總線與ARM單片機(jī)通訊以將用戶的配置寫(xiě)到FPGA中，從FPGA讀出經(jīng)處理的局放特高頻信號(hào)信息。
[0010]特高頻局放主動(dòng)噪聲跟蹤抑制測(cè)量系統(tǒng)的工作方法，其特征在于包括以下步驟: 1)射頻功分器將輸入的局放特高頻信號(hào)一分為二，得到兩份完全相同的特高頻信號(hào)；
2)兩份完全相同的特高頻信號(hào)中，一份進(jìn)入到檢波電路，得到全頻帶的局放特高頻信號(hào)的信息；另一份進(jìn)入混頻電路，和板載本振混頻，得到與本振頻率相加減的頻域信號(hào)，再經(jīng)過(guò)可編程的低通濾波器，得到與本振頻率相減的頻域信號(hào)，以將處于高頻段的局放特高頻信號(hào)搬移到中頻；
3)經(jīng)檢波電路及混頻電路的信息通過(guò)同一AD采樣芯片，進(jìn)行模數(shù)轉(zhuǎn)換，雙通道AD芯片在同一時(shí)刻鎖存兩路模擬信號(hào)；
4)處理器對(duì)AD采樣芯片輸出的信息進(jìn)行處理，處理器同步處理AD轉(zhuǎn)換芯片輸出的兩路數(shù)字信號(hào)，其中一路為經(jīng)檢波電路處理的寬帶信息，寬帶信息為包含局放特高頻信號(hào)300M?3GHz全頻帶信息，另一路為經(jīng)混頻電路處理的窄帶信息，窄帶信息為包含局放特高頻信號(hào)的設(shè)定頻帶的子帶信息，窄帶信息頻帶的中心頻率能在全頻帶信息范圍內(nèi)任意移動(dòng)，帶寬配置范圍為IM?10M ;先用窄帶監(jiān)測(cè)模式監(jiān)測(cè)，移動(dòng)窄帶信息頻帶的中心頻率，逐次遞加本振頻率，對(duì)全頻帶信息進(jìn)行掃頻，當(dāng)監(jiān)測(cè)到的信號(hào)帶寬小于300M時(shí)，則判斷該信號(hào)為干擾信號(hào)；處理器根據(jù)用戶配置的噪聲抑制比，對(duì)包含寬帶信息的AD數(shù)據(jù)進(jìn)行衰減，在有噪聲時(shí)，對(duì)包含寬帶信息的AD數(shù)據(jù)進(jìn)行了抑制，在無(wú)噪聲時(shí)，獲取全部的頻段信息；
5 )經(jīng)輸入及輸出裝置輸出經(jīng)過(guò)噪聲抑制的寬帶信息。
[0011]在處理器進(jìn)行處理時(shí)先對(duì)數(shù)據(jù)進(jìn)行讀取步驟、噪聲信號(hào)頻率跟蹤步驟及寬帶信號(hào)噪聲抑制步驟，處理器在讀取寬帶、窄帶AD數(shù)據(jù)后，通過(guò)窄帶信息自動(dòng)調(diào)節(jié)本振，跟蹤干擾；并根據(jù)干擾和用戶配置的噪聲抑制比抑制噪聲。局部放電特高頻信號(hào)在時(shí)域上為高頻脈沖信號(hào)，對(duì)應(yīng)在頻域會(huì)非常寬，帶寬一般在IG以上。先用窄帶監(jiān)測(cè)模式監(jiān)測(cè)，并快速遞加本振頻率，對(duì)300M?3G信號(hào)掃頻，如果只能在很窄的頻段監(jiān)測(cè)到信號(hào)，則說(shuō)明該信號(hào)肯定為干擾。
[0012]輸入及輸出裝置包括ARM單片機(jī)，在上電啟動(dòng)后，ARM單片機(jī)判斷硬件自檢是否通過(guò)，若通過(guò)則對(duì)局放監(jiān)測(cè)模式、局放信號(hào)處理參數(shù)進(jìn)行配置，配置完成后啟動(dòng)AD采樣芯片、FPGA芯片；當(dāng)FPGA芯片中存在有效數(shù)據(jù)時(shí)，從FPGA芯片中讀取數(shù)據(jù)，并將數(shù)據(jù)上傳給用戶。
[0013]若信號(hào)在O°?45°，90°?225°，270°?360°三個(gè)區(qū)間，且相位分布呈隨機(jī)性，則可判決為干擾信號(hào)。
[0014]一旦確定干擾信號(hào)頻段，將窄帶監(jiān)測(cè)電路的中心頻率固定在該干擾信號(hào)頻段正中間，并調(diào)整帶寬以覆蓋整個(gè)干擾信號(hào)頻段；再根據(jù)用戶配置的噪聲抑制比和干擾信號(hào)出現(xiàn)的時(shí)機(jī)，對(duì)同一時(shí)刻包含寬帶信息的信號(hào)做衰減，將寬帶信號(hào)中的干擾剔除。
[0015]有益效果:本技術(shù)方案采用本振和混頻器主動(dòng)跟蹤干擾信號(hào)，并將其抑制；在有噪聲時(shí)，能對(duì)包含寬帶信息的AD數(shù)據(jù)進(jìn)行了抑制，在無(wú)噪聲時(shí)，有獲取全部的頻段信息。解決了監(jiān)測(cè)靈敏度和抗干擾性的矛盾。
【附圖說(shuō)明】
[0016]圖1是本發(fā)明的電路原理框圖。
[0017]圖2是處理器工作流程圖。
[0018]圖3是ARM單片機(jī)工作流程圖。
[0019]圖4是本發(fā)明干擾信號(hào)去除原理圖。
【具體實(shí)施方式】
[0020]以下結(jié)合說(shuō)明書(shū)附圖對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)說(shuō)明。
[0021]如圖1所示，本發(fā)明包括探頭、輸入端與探頭輸出端相連的射頻功分器、輸入端與射頻功分器輸出端相連的檢波電路及混頻電路、輸入端與檢波電路及混頻電路輸出端相連的模數(shù)轉(zhuǎn)換電路、與模數(shù)轉(zhuǎn)換電路相連的處理器、與處理器相連的輸入及輸出裝置；所述的模數(shù)轉(zhuǎn)換電路設(shè)有雙路AD采樣芯片以對(duì)檢波電路及混頻電路的信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換。其中，所述的檢波電路設(shè)有檢波器，所述的混頻電路設(shè)有低通濾波器，經(jīng)射頻功分器功分的信號(hào)和板載本振混頻，得到與本振頻率相加減的頻域信號(hào)，再經(jīng)過(guò)可編程的低通濾波器，得到與本振頻率相減的頻域信號(hào)，從將處于高頻段的局放特高頻信號(hào)搬移到中頻；所述的處理器包括FPGA芯片，所述的FPGA芯片設(shè)有數(shù)據(jù)讀取模塊、噪聲信號(hào)頻率跟蹤模塊、寬帶信號(hào)噪聲抑制模塊。輸入及輸出裝置包括ARM單片機(jī)；所述的處理器通過(guò)FSMC總線與ARM單片機(jī)通訊以將用戶的配置寫(xiě)到FPGA中，從FPGA讀出經(jīng)處理的局放特高頻信號(hào)信息。
[0022]如圖2所示，特高頻局放主動(dòng)噪聲跟蹤抑制測(cè)量系統(tǒng)的工作方法包括以下步驟:
1)射頻功分器將輸入的局放特高頻信號(hào)一分為二，得到兩份完全相同的特高頻信號(hào)；
2)兩份完全相同的特高頻信號(hào)中，一份進(jìn)入到檢波電路，得到全頻帶的局放特高頻信號(hào)的信息；另一份進(jìn)入混頻電路，和板載本振混頻，得到與本振頻率相加減的頻域信號(hào)，再經(jīng)過(guò)可編程的低通濾波器，得到與本振頻率相減的頻域信號(hào)，以將處于高頻段的局放特高頻信號(hào)搬移到中頻；
3)經(jīng)檢波電路及混頻電路的信息通過(guò)同一AD采樣芯片，進(jìn)行模數(shù)轉(zhuǎn)換，雙通道AD芯片在同一時(shí)刻鎖存兩路模擬信號(hào)；
4)處理器對(duì)AD采樣芯片輸出的信息進(jìn)行處理，處理器同步處理AD轉(zhuǎn)換芯片輸出的兩路數(shù)字信號(hào)，其中一路為經(jīng)檢波電路處理的寬帶信息，寬帶信息為包含局放特高頻信號(hào)300M?3GHz全頻帶信息，另一路為經(jīng)混頻電路處理的窄帶信息，窄帶信息為包含局放特高頻信號(hào)的設(shè)定頻帶的子帶信息，窄帶信息頻帶的中心頻率能在全頻帶信息范圍內(nèi)任意移動(dòng)，帶寬配置范圍為IM?100M ;先用窄帶監(jiān)測(cè)模式監(jiān)測(cè)，移動(dòng)窄帶信息頻帶的中心頻率，逐次遞加本振頻率，對(duì)全頻帶信息進(jìn)行掃頻，當(dāng)監(jiān)測(cè)到的信號(hào)帶寬小于300M時(shí)，則判斷該信號(hào)為干擾信號(hào)；處理器根據(jù)用戶配置的噪聲抑制比，對(duì)包含寬帶信息的AD數(shù)據(jù)進(jìn)行衰減，在有噪聲時(shí)，對(duì)包含寬帶信息的AD數(shù)據(jù)進(jìn)行了抑制，在無(wú)噪聲時(shí)，獲取全部的頻段信息；
5 )經(jīng)輸入及輸出裝置輸出經(jīng)過(guò)噪聲抑制的寬帶信息。
[0023]在處理器進(jìn)行處理時(shí)先對(duì)數(shù)據(jù)進(jìn)行讀取步驟、噪聲信號(hào)頻率跟蹤步驟及寬帶信號(hào)噪聲抑制步驟，處理器在讀取寬帶、窄帶AD