一種基于平行測(cè)試的系統(tǒng)單粒子效應(yīng)檢測(cè)方法及系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要涉及到空間電子系統(tǒng)領(lǐng)域，特指一種基于平行測(cè)試的系統(tǒng)單粒子效應(yīng)檢測(cè)方法及系統(tǒng)，可對(duì)空間電子系統(tǒng)的典型大規(guī)模集成電路(Digital Signal Processor簡(jiǎn)稱(chēng)DSP和Field Programmable Gate Array簡(jiǎn)稱(chēng)FPGA)的抗單粒子效應(yīng)能力進(jìn)行測(cè)試，為其抗輻照加固設(shè)計(jì)提供技術(shù)支持。
【背景技術(shù)】
[0002]SRAM(Static Random Access Memory)型FPGA具有強(qiáng)大的數(shù)字信號(hào)處理能力和可編程能力，因而在空間數(shù)字信號(hào)處理平臺(tái)上得到廣泛應(yīng)用，是空間電子系統(tǒng)的核心部件之一。SRAM型FPGA容易受到空間輻射效應(yīng)影響，其中FPGA的單粒子效應(yīng)對(duì)系統(tǒng)功能的影響最為顯著，F(xiàn)PGA的單粒子效應(yīng)可能導(dǎo)致邏輯錯(cuò)誤和時(shí)序錯(cuò)誤，最終導(dǎo)致輸出錯(cuò)誤、發(fā)生系統(tǒng)級(jí)的功能異常甚至導(dǎo)致功能中斷。
[0003]可編程邏輯單元、可編程輸入輸出口、塊存儲(chǔ)器、乘法器、數(shù)字時(shí)鐘管理模塊、配置狀態(tài)機(jī)、上電復(fù)位狀態(tài)機(jī)、布線資源、可配置存儲(chǔ)器是FPGA的9個(gè)主要組成部分。其中，配置存儲(chǔ)器是FPGA最主要的部分，占有75%以上的系統(tǒng)資源，同時(shí)也占有90%以上的單粒子翻轉(zhuǎn)。FPGA可以看作配置存儲(chǔ)器和受其控制的可配置邏輯資源兩層的疊加。配置存儲(chǔ)器是FPGA內(nèi)部的一個(gè)大容量存儲(chǔ)器，控制著布線資源、可編程邏輯資源、數(shù)字時(shí)鐘等可配置邏輯資源、配置存儲(chǔ)器的失效將造成FPGA功能的持久失效。某些配置位的翻轉(zhuǎn)對(duì)應(yīng)系統(tǒng)的關(guān)鍵模塊、或者有些配置位的翻轉(zhuǎn)很可能導(dǎo)致某種特需的故障模式。因此，配置存儲(chǔ)器的單粒子翻轉(zhuǎn)對(duì)系統(tǒng)的影響必須得到重視，要重視配置位翻轉(zhuǎn)與系統(tǒng)功能失效、輸出錯(cuò)誤、輻射劑量等的關(guān)系O
[0004]DSP為超大規(guī)模CMOS工藝器件，它依靠?jī)?nèi)部的存儲(chǔ)器、寄存器、地址程序譯碼單元、乘加單元等共同完成用戶定制的信號(hào)處理功能，其中任何一個(gè)部件的故障都可能引起整個(gè)DSP功能的紊亂。從應(yīng)用角度分析，DSP是采用流水線技術(shù)的并行度不高的時(shí)序邏輯電路，DSP受控于作為數(shù)據(jù)存儲(chǔ)的程序指令，其執(zhí)行結(jié)果依賴(lài)于為數(shù)不多的指令管理模塊、運(yùn)算模塊和寄存器，并直接受到DMA、中斷等功能模塊的影響.由于特征尺寸的減小和工作電壓的降低，DSP內(nèi)部的程序RAM存儲(chǔ)器，SEU閾值減低，對(duì)SEU的敏感性增加，程序區(qū)RAM的SEU造成DSP的指令錯(cuò)誤，可能引起執(zhí)行流程的間隔性異?；颉芭茱w”，表現(xiàn)為程序執(zhí)行流程的紊亂。
[0005]DSP的存儲(chǔ)區(qū)和寄存器占據(jù)了 DSP的絕大部分的翻轉(zhuǎn)面積，其單粒子效應(yīng)將對(duì)整個(gè)DSP功能甚至信號(hào)處理平臺(tái)的功能產(chǎn)生影響。程序存儲(chǔ)區(qū)的SEU可以引起相關(guān)子模塊執(zhí)行時(shí)間的變化，是引起DSP單粒子效應(yīng)時(shí)序性錯(cuò)誤的主要原因，是單粒子效應(yīng)故障傳遞特性的表現(xiàn)。D-RAM(數(shù)據(jù)存儲(chǔ)區(qū))對(duì)SEU的敏感性和程序存儲(chǔ)區(qū)一樣，隨著用戶實(shí)際使用的數(shù)據(jù)存儲(chǔ)區(qū)面積的增大而增大，數(shù)據(jù)存儲(chǔ)區(qū)數(shù)據(jù)對(duì)DSP功能影響的程序是不同的關(guān)鍵變量的翻轉(zhuǎn)可以造成程序邏輯功能的錯(cuò)誤、執(zhí)行時(shí)間的變更和執(zhí)行流程的紊亂，比如中途退出循環(huán)程序，錯(cuò)誤執(zhí)行條件語(yǔ)句等，此類(lèi)故障影響嚴(yán)重；臨時(shí)數(shù)據(jù)的翻轉(zhuǎn)只會(huì)對(duì)一次運(yùn)算結(jié)果產(chǎn)生影響，可能并不影響整體功能，其影響甚小但不易檢測(cè)。因此，在工程應(yīng)用中，需要對(duì)重要性不同的數(shù)據(jù)采取不同的加固設(shè)計(jì)方法。通用寄存器(General Register)是CPU頻繁訪問(wèn)的寄存器，其SEU在形式上表現(xiàn)為地址跳轉(zhuǎn)或者運(yùn)算結(jié)果錯(cuò)誤看，同數(shù)據(jù)存儲(chǔ)區(qū)一樣，GR的SEU對(duì)DSP功能有著不同程度的影響，并且與程序模塊對(duì)其訪問(wèn)頻率有關(guān)?？刂萍拇嫫?Control Register)影響著CPU的狀態(tài)和外設(shè)的功能，其SEU往往表現(xiàn)為DSP的功能錯(cuò)誤，及外設(shè)配置狀態(tài)的變化，模塊間通信的異?；蛘逥SP自身狀態(tài)的異常等。
[0006]單粒子故障發(fā)生位置及其傳播特性是影響系統(tǒng)輸出錯(cuò)誤和功能失效的主要原因。在FPGA中，因?yàn)閷?shí)現(xiàn)功能的不同和連接關(guān)系，整個(gè)FPGA具有許多不同的電路模塊，它們共同實(shí)現(xiàn)系統(tǒng)功能，系統(tǒng)功能失效或者輸出錯(cuò)誤的本質(zhì)就是在FPGA中有某些位置發(fā)生單粒子故障，這些故障在電路模塊間傳播擴(kuò)散，最終造成了輸出錯(cuò)誤和功能失效。配置位的翻轉(zhuǎn)影響系統(tǒng)的邏輯配置和時(shí)序配置，最終通過(guò)后面的邏輯時(shí)序關(guān)系而影響整個(gè)系統(tǒng)的輸出和運(yùn)行。在DSP中，由于程序執(zhí)行流程、程序順序執(zhí)行的關(guān)系，存儲(chǔ)區(qū)或寄存器的一個(gè)變量一個(gè)數(shù)據(jù)的變化，都可能隨著程序執(zhí)行而對(duì)輸出產(chǎn)生影響。
[0007]因此，在單粒子故障的測(cè)試中，翻轉(zhuǎn)發(fā)生位置與此時(shí)系統(tǒng)的運(yùn)行狀態(tài)、故障模式等是有直接關(guān)系，這其中蘊(yùn)含著單粒子軟錯(cuò)誤傳播影響關(guān)系、傳播路徑等信息、這些信息對(duì)于分析單粒子軟錯(cuò)誤發(fā)生位置、傳播路徑對(duì)系統(tǒng)功能的影響，分析故障關(guān)鍵位置，指導(dǎo)針對(duì)性的加固設(shè)計(jì)具有重要的意義。
[0008]目前，對(duì)DSP和FPGA為核心的電子系統(tǒng)的抗單粒子效應(yīng)能力主要通過(guò)地面重粒子試驗(yàn)和故障注入兩種方式進(jìn)行測(cè)試。單粒子效應(yīng)發(fā)生的判決條件主要是通過(guò)系統(tǒng)自定義的與單粒子有關(guān)的遙測(cè)量的變化和系統(tǒng)功能異常來(lái)判斷，系統(tǒng)遙測(cè)量定義的覆蓋性與系統(tǒng)整機(jī)設(shè)計(jì)相關(guān)，具有一定的局限性，而功能異常的判決有兩個(gè)主要的不足之處:第一是功能異常可能是多個(gè)單粒子錯(cuò)誤聯(lián)合作用的結(jié)果，無(wú)法準(zhǔn)確分離各個(gè)單粒子錯(cuò)誤與功能異常之間的關(guān)系；第二是功能異常相對(duì)單粒子錯(cuò)誤發(fā)生具有時(shí)延特性，這種特性不利于抗單粒子效應(yīng)的能力評(píng)估。綜上所述，如何提高系統(tǒng)單粒子效應(yīng)的檢測(cè)能力是目前單粒子測(cè)試系統(tǒng)需要解決的關(guān)鍵問(wèn)題之一。

【發(fā)明內(nèi)容】

[0009]本發(fā)明要解決的技術(shù)問(wèn)題就在于:針對(duì)現(xiàn)有技術(shù)存在的技術(shù)問(wèn)題，本發(fā)明提供一種實(shí)時(shí)性更好、精確度更高、操作更加簡(jiǎn)便的基于平行測(cè)試的系統(tǒng)單粒子效應(yīng)檢測(cè)方法及系統(tǒng)
[0010]為解決上述技術(shù)問(wèn)題，本發(fā)明采用以下技術(shù)方案:
[0011]一種基于平行測(cè)試的系統(tǒng)單粒子效應(yīng)檢測(cè)方法，其步驟為:
[0012]S1:構(gòu)建平行系統(tǒng)；針對(duì)待測(cè)系統(tǒng)的核心部件DSP和FPGA部件構(gòu)建平行系統(tǒng)，平行系統(tǒng)的DSP和FPGA的輸入和輸出和待測(cè)試系統(tǒng)的輸入系統(tǒng)完全一致；
[0013]S2:搭建測(cè)試系統(tǒng)；兩個(gè)系統(tǒng)信號(hào)處理平臺(tái)運(yùn)行同樣的程序，保證兩個(gè)平臺(tái)輸入相同；
[0014]S3:開(kāi)始測(cè)試；對(duì)待測(cè)信號(hào)處理平臺(tái)的器件或模塊進(jìn)行輻照，平行系統(tǒng)不進(jìn)行輻照，監(jiān)控兩個(gè)平臺(tái)的輸出、關(guān)鍵參數(shù)；
[0015]S4:處理；當(dāng)兩個(gè)平臺(tái)的數(shù)字量輸出或者關(guān)鍵參數(shù)發(fā)生變化時(shí)，將當(dāng)前內(nèi)部狀態(tài)信息、關(guān)鍵參數(shù)、輸出信號(hào)進(jìn)行存儲(chǔ)；
[0016]S5:結(jié)果；通過(guò)實(shí)時(shí)記錄測(cè)試系統(tǒng)發(fā)生單粒子翻轉(zhuǎn)的實(shí)驗(yàn)條件、關(guān)鍵參數(shù)情況、內(nèi)部狀態(tài)信息，獲得單粒子效應(yīng)發(fā)生位置對(duì)整個(gè)系統(tǒng)功能、輸出、狀態(tài)的影響，完成待測(cè)系統(tǒng)的抗單粒子效應(yīng)的能力評(píng)估。
[0017]作為本發(fā)明方法的進(jìn)一步改進(jìn):所述步驟S2中，在搭建測(cè)試系統(tǒng)時(shí)，連接好兩個(gè)平行系統(tǒng)、管理測(cè)試單元、上位機(jī)、電源和信號(hào)源，將待測(cè)系統(tǒng)和平行系統(tǒng)的輸出輸入管理測(cè)試單元，并傳輸至上位機(jī)實(shí)時(shí)觀測(cè)。
[0018]作為本發(fā)明方法的進(jìn)一步改進(jìn):所述步驟S4中，將當(dāng)前內(nèi)部狀態(tài)信息、關(guān)鍵參數(shù)、輸出信號(hào)進(jìn)行存儲(chǔ)的同時(shí)，還發(fā)送至上位機(jī)，并且上位機(jī)也對(duì)此時(shí)的時(shí)間和注量率進(jìn)行存儲(chǔ)。
[0019]本發(fā)明進(jìn)一步提供一種基于平行測(cè)試的系統(tǒng)單粒子效應(yīng)檢測(cè)系統(tǒng)，包括:
[0020]兩個(gè)信號(hào)處理平臺(tái)，為同樣的空間應(yīng)用數(shù)字信號(hào)處理平臺(tái)；兩個(gè)信號(hào)處理平臺(tái)上運(yùn)行同樣的程序，一個(gè)輻照其中某個(gè)器件或模塊使其發(fā)生單粒子效應(yīng)，另一個(gè)信號(hào)