樣品堆棧結(jié)構(gòu)及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是涉及一種形成樣品堆棧結(jié)構(gòu)的方法及樣品堆棧結(jié)構(gòu)，特別涉及一種利用背側(cè)蝕刻(backside milling)以及切割(dicing)工藝而形成樣品堆桟結(jié)構(gòu)的方法，以及由所述方法形成的樣品堆桟結(jié)構(gòu)，借此可避免簾幕效應(yīng)(curtain effect)的干擾。所述樣品堆棧結(jié)構(gòu)具有目標(biāo)層，所述目標(biāo)層是通過黏著層而結(jié)合至墊片。
【背景技術(shù)】
[0002]隨著組件的尺寸不斷地朝微型化發(fā)展，穿透式電子顯微鏡(transmiss1nelectron microscopy, TEM)在集成電路(integrated circuit, IC)產(chǎn)業(yè)的結(jié)構(gòu)分析、為工藝評(píng)估的材料定性和故障分析中扮演重要的角色。已知，高質(zhì)量的TEM樣品是促成TEM分析成功的關(guān)鍵因素之一，為此，各種截面穿透式電子顯微鏡(cross-sect1nal transmiss1nelectron microscopy, XTEM)樣品制備技術(shù)已被公開。
[0003]前述的公開技術(shù)一般可如下分類:⑴沖窩(dimpling)或機(jī)械拋光(mechanicalpolishing)以及氬離子蝕刻(Ar+1n milling) ； (2)機(jī)械拋光以及聚焦離子束(focused1n beam, FIB)蝕刻；(3)聚焦離子束蝕刻以及非臨場(chǎng)取樣(ex-situ lift-out) ； (4)臨場(chǎng)取樣(in-situ lift-out)以及聚焦離子束蝕刻；或者(5)切割機(jī)(dicing saw)以及聚焦離子束蝕刻。
[0004]其中，聚焦離子束蝕刻因相對(duì)于公知機(jī)械技術(shù)具有多個(gè)不可取代的優(yōu)點(diǎn)，如，聚焦離子束蝕刻可使具不同噴濺速率的復(fù)雜異質(zhì)結(jié)構(gòu)均勻薄化，并具備定位尋址缺陷分析的特定區(qū)域的能力及準(zhǔn)確度，因而已成為較佳的選擇。此外，切割機(jī)也為高效率制備TEM預(yù)薄化樣品的好方法。
[0005]具體來說，簾幕效應(yīng)(curtain effect)為用聚焦離子束制備TEM樣品常見的問題，其會(huì)導(dǎo)致蝕刻面的不均勻和損壞。特別是當(dāng)組件尺寸與日劇縮且利用低電壓蝕刻時(shí)，此問題則更加嚴(yán)重。請(qǐng)參照?qǐng)D1、圖2及圖3所示，其提供一些負(fù)面的案例。圖1為一 TEM圖像其繪示簾幕效應(yīng)(亮區(qū)與暗區(qū)平行圖案)由上層至硅基底損壞結(jié)構(gòu)的情況。圖2為另一TEM圖像其同樣繪示簾幕效應(yīng)(亮區(qū)與暗區(qū)平行圖案)。圖3為一硅圖(silicon map)其繪示樣品蝕刻面遭受損害，以及所述受損蝕刻面影響硅元素分布圖像的分析結(jié)果。
[0006]由于上述情況，簾幕效應(yīng)會(huì)影響TEM分析質(zhì)量。過去曾提出一些可減少簾幕效應(yīng)的方法，例如傾斜樣品(sample titling)，拋光/浸漬于酸(polishing/dipping in acid)以去除頂層或背側(cè)磨除。
[0007]然而，樣品傾斜不能完全排除簾幕效應(yīng)。而背側(cè)磨除，雖可完全排除簾幕效應(yīng)，但要一開始減少所述樣品的厚度，不僅耗時(shí)更需額外操作特定位置的分析。至于拋光/浸漬于酸去除頂層，其操作則是相當(dāng)危險(xiǎn)且復(fù)雜。

【發(fā)明內(nèi)容】

[0008]如前所述，本發(fā)明在于提供一種形成樣品堆棧結(jié)構(gòu)的方法以及由所述方法形成的樣品堆棧結(jié)構(gòu)。通過此種新穎的方法可完全排除簾幕效應(yīng)的干擾，并有效地結(jié)合背側(cè)蝕刻與切割技術(shù)，形成具有特殊堆棧結(jié)構(gòu)的樣品堆棧結(jié)構(gòu)，并可依據(jù)其后續(xù)的結(jié)構(gòu)分析(structural analysis)及材料定性(characterizat1n of materials)得知所述樣品堆棧結(jié)構(gòu)可排除簾幕效應(yīng)。所述樣品堆棧結(jié)構(gòu)可具有一合適厚度。
[0009]在第一方面，本發(fā)明提供一種形成樣品堆棧結(jié)構(gòu)的方法。首先，提供芯片組，所述芯片組包含至少兩芯片，且各芯片包含基底及目標(biāo)層。其次，切割所述芯片組至少四次，以形成樣品薄片及薄墊片。且各所述樣品薄片及各所述薄墊片具有肩部及底部，其中，所述肩部包含所述基底及所述目標(biāo)層。接著，將所述樣品薄片的目標(biāo)層經(jīng)由黏著層貼附至所述薄墊片的基底。然后，移除所述樣品薄片的底部，使所述樣品薄片的所述目標(biāo)層及部分基底通過所述黏著層而結(jié)合至所述薄墊片，以形成所述樣品堆棧結(jié)構(gòu)。
[0010]在本發(fā)明的一實(shí)施例中，所述芯片組包含第一芯片及第二芯片，使所述第一芯片為所述樣品薄片且所述第二芯片為所述薄墊片。
[0011]在本發(fā)明的另一實(shí)施例中，所述黏著層包含環(huán)氧樹脂(epoxy resin) ο
[0012]在本發(fā)明的另一實(shí)施例中，所述目標(biāo)層包含由所述半導(dǎo)體材料所組成的復(fù)合材料。
[0013]在本發(fā)明的另一實(shí)施例中，所述樣品薄片的肩部是通過所述黏著層結(jié)合至所述薄墊片的底部。
[0014]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)的方法更包含在移除所述樣品薄片的底部之后，在所述樣品薄片的所述基底上形成金屬墊。
[0015]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)的方法更包含形成第一溝渠，所述第一溝渠貫穿所述基底、所述黏著層以及夾設(shè)于所述基底與所述黏著層之間的所述目標(biāo)層。
[0016]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)的方法更包含形成第一介孔，連接所述第一溝渠且貫穿所述基底、所述黏著層以及夾設(shè)于所述基底與所述黏著層之間的所述目標(biāo)層。
[0017]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)的方法更包含形成第二溝渠，所述第二溝渠貫穿所述基底、所述黏著層以及夾設(shè)于所述基底與所述黏著層之間的所述目標(biāo)層。所述第二溝渠與所述第一溝渠設(shè)置在所述樣品薄片的兩相對(duì)側(cè)。
[0018]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)的方法更包含形成第二介孔，所述第二介孔連接所述第二溝渠且貫穿所述基底、所述黏著層以及夾設(shè)于所述基底與所述黏著層之間的所述目標(biāo)層。
[0019]在第二方面，本發(fā)明提供一種多層的樣品堆棧結(jié)構(gòu)。所述樣品堆棧結(jié)構(gòu)具有至少基底、黏著層以及目標(biāo)層。所述目標(biāo)層是直接夾設(shè)于所述基底以及所述黏著層之間。在本發(fā)明的一實(shí)施例中，所述樣品堆桟結(jié)構(gòu)的最小尺寸不超過4000埃(angstroms)。
[0020]在本發(fā)明的另一實(shí)施例中，所述基底包含半導(dǎo)體材料。
[0021]在本發(fā)明的另一實(shí)施例中，所述目標(biāo)層包含由所述半導(dǎo)體材料所組成的復(fù)合材料。
[0022]在本發(fā)明的另一實(shí)施例中，所述黏著層包含環(huán)氧樹脂。
[0023]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)更包含與所述黏著層結(jié)合的墊片層。
[0024]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)更包含部分覆蓋所述基底表面的金屬墊。
[0025]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)更包含貫穿所述基底、所述目標(biāo)層及所述黏著層的第一溝渠。
[0026]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)更包含第一介孔，所述第一介孔連接所述第一溝渠且貫穿所述基底、所述目標(biāo)層及所述黏著層。
[0027]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)更包含第二溝渠，所述第二溝渠貫穿所述基底、所述目標(biāo)層及所述黏著層。所述第二溝渠與所述第一溝渠設(shè)置在所述樣品堆棧結(jié)構(gòu)的兩相對(duì)側(cè)。
[0028]在本發(fā)明的另一實(shí)施例中，所述樣品堆棧結(jié)構(gòu)更包含第二介孔，連接所述第二溝渠且貫穿所述基底、所述目標(biāo)層及所述黏著層。
[0029]為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式，并配合所附附圖，作詳細(xì)說明如下。然而如下的優(yōu)選實(shí)施方式與附圖僅供參考與說明用，并非用來對(duì)本發(fā)明加以限制。
【附圖說明】
[0030]圖1為一 TEM圖像其繪示在公知技術(shù)中，簾幕效應(yīng)(亮區(qū)與暗區(qū)平行圖案)由上層至娃基底損壞結(jié)構(gòu)的情況。
[0031]圖2為另一 TEM圖像其繪示公知技術(shù)的簾幕效應(yīng)(亮區(qū)與暗區(qū)平行圖案)。
[0032]圖3為一硅圖其繪示在公知技術(shù)中，樣品蝕刻面遭受損害，以及所述受損蝕刻面影響硅元素分布圖像的分析結(jié)果。
[0033]圖4到圖13繪示本發(fā)明制備所述樣品堆棧結(jié)構(gòu)的可能方法。
[0034]圖5、第5A及圖6繪示切割芯片的變化例。
[0035]圖7為一俯視圖以及圖7A為一側(cè)視圖，其都繪示芯片組的芯片被設(shè)置并固定于平臺(tái)上。
[0036]圖8為一俯視圖以及圖8A為一側(cè)視圖，其都繪示芯片組被設(shè)置并固定于平臺(tái)上。
[0037]圖9為一俯視圖，其繪示芯片組被設(shè)置并固定于平臺(tái)上。
[0038]圖10為一俯視圖以及圖1OA為一側(cè)視圖，其都繪示芯片組被設(shè)置并固定于平臺(tái)上。
[0039]圖11為一側(cè)視圖。
[0040]圖12為一俯視圖；圖12A為一側(cè)視圖。
[0041]圖13為一俯視圖；圖13A為一側(cè)視圖。
[0042]圖14繪示本發(fā)明的初樣