一種抑制光強波動噪聲的相位解調(diào)裝置及解調(diào)方法
【技術(shù)領域】
[0001] 本發(fā)明屬于光學(纖)干設儀測量領域，尤其設及一種抑制光強波動噪聲的相位解 調(diào)裝置及解調(diào)方法。
【背景技術(shù)】
[0002] 光纖干設型傳感器在所有光纖傳感器類型中具有最高的靈敏度，動態(tài)范圍，其基 本原理是利用干設儀中相位變化來測量其他物理量比如溫度，應力，位移，加速度等。美國 海軍實驗室在1982年提出的相位生成載波(PGC)算法是干設型光纖傳感器相位解調(diào)中最經(jīng) 典的算法之一，PGC算法可W直接通過調(diào)制光源實現(xiàn)，保證了傳感器結(jié)構(gòu)緊湊，體積小的特 點。
[0003] 傳統(tǒng)的PGC解調(diào)算法過程是對干設信號進行混頻、濾波等操作，通過鎖相放大的原 理獲得被測信號的高階頻分量，然后通過對不同高階頻分量的計算求解出相位變化量。運 種方法的缺點是在解調(diào)過程中系統(tǒng)容易受到調(diào)制深度C變化W及光強B波動影響，運會導致 解調(diào)噪聲的增加。
[0004] 基于傳統(tǒng)的PGC算法原理，國內(nèi)外有很多研究單位設計并制作了相關測量儀器與 測量設備;2009年中國船舶重工集團屯一五研究所的謝勇等人提出一種便攜式多工能光纖 水聽器信號解調(diào)方法(CN 200910100835.3)，該方法實現(xiàn)于一套FPGA處理器內(nèi)，使用FPGA完 成對干設的信號調(diào)制，采集，并在FPGA處理器內(nèi)完成相位解調(diào);該裝置保證了算法執(zhí)行實時 性，低成本，但并沒有解決傳統(tǒng)PGC算法容易受到調(diào)制深度C變化W及光強B波動影響等問 題，所W在解調(diào)精度W及相位分辨率方面存在一定的問題；同年，謝勇等人提出一種大規(guī)模 光纖水聽器陣列PGC復解調(diào)方法(CN 200910100600)，本套裝置與上一套裝置區(qū)別在于支持 多路解調(diào)，但是沒有從本質(zhì)上解決穩(wěn)定性與輸出噪聲問題。
[0005] 對于如何降低輸出噪聲清華大學張敏等人提出了一種去相關的方法 (CN201110191719.4)，通過在PGC光路中引入一個3X2禪合器，利用另外兩路參考信號之間 存在固定相位差的特點實現(xiàn)消除同源噪聲。但是運種方法需要在光路上額外增加一個3X2 禪合器，同時也要額外采集2路參考信號，解調(diào)裝置同時也要完成對運2路參考信號的計算， 即硬件的開銷要增加3倍W上。另一個對水聽器研究比較深入的機構(gòu)是國防科技大學，梁迅 博±在學位論文中深入討論過PGC解調(diào)算法中光強B值波動與調(diào)制深度C的變化會引入噪聲 的大小，他提出了水聽器陣列中利用多路信號求相關的方法抑制噪聲值，同樣的，運么做無 疑會帶來更大的硬件開銷。W上運兩種方法都是利用解調(diào)光路的空間相關性，解調(diào)信號的 時間相關性來抑制噪聲，優(yōu)點是可W去除光源在每一路引起的共模噪聲，缺點是會增加額 外的參考光路與參考光路對應的解調(diào)硬件。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的是提供一種能夠提高系統(tǒng)長期穩(wěn)定性、應用范圍廣的，抑制光強波 動噪聲的相位解調(diào)裝置。本發(fā)明的目的還包括提供一種能夠有效抑制光強波動引起的解調(diào) 噪聲的，抑制光強波動噪聲的相位解調(diào)方法。
[0007] -種抑制光強波動噪聲的相位解調(diào)裝置，包括光纖干設儀2和數(shù)字解調(diào)裝置3，
[000引光纖干設儀2包括光源模塊20、干設儀21和探測及控制模塊22,干設儀包括環(huán)形器 211、2 X 2禪合器212、光纖環(huán)213、第一法拉第旋鏡214、第二法拉第旋鏡215和壓電陶瓷216， 探測及控制模塊22包括差分探測器221、光源調(diào)制器222、計算機224和壓電陶瓷驅(qū)動器225，
[0009] 數(shù)字解調(diào)裝置3發(fā)送信號經(jīng)過光源調(diào)制器222進行頻率調(diào)制，數(shù)字解調(diào)裝置3同時 通過壓電陶瓷驅(qū)動器225加載測試信號至壓電陶瓷216上，光源模塊20發(fā)送光通過環(huán)形器 211后，從2X2禪合器212的一臂注入，分成兩路，一路光經(jīng)過光纖環(huán)213W及第一法拉第旋 鏡214反射至2 X 2禪合器212中，另一路光經(jīng)過壓電陶瓷216 W及第二法拉第旋鏡215反射至 2 X 2禪合器212中，2 X 2禪合器212輸出兩路光，一路光經(jīng)過環(huán)形器211輸入到差分探測器 221中，另一路光直接輸入到分探測器221中，差分探測器221輸出干設信號給數(shù)字解調(diào)裝置 3，數(shù)字解調(diào)裝置3還與計算機224連接。
[0010] 本發(fā)明一種抑制光強波動噪聲的相位解調(diào)裝置，還可W包括：
[0011] 1、數(shù)字解調(diào)裝置3包括FPGA處理系統(tǒng)30和DSP處理系統(tǒng)31，
[0012] FPGA處理系統(tǒng)30包括模數(shù)轉(zhuǎn)換器303、可編程放大器304、FPGA處理器305、電源 306、電源監(jiān)測307,可編程放大器304接收差分探測器221輸出的信號，經(jīng)過模數(shù)轉(zhuǎn)換器303 輸出PGC干設信號至FPGA處理器305，F(xiàn)PGA處理器305連接有第一數(shù)模轉(zhuǎn)換器301、第二數(shù)模 轉(zhuǎn)換器302、程序存儲309和時鐘忍片310,第一數(shù)模轉(zhuǎn)換器301與壓電陶瓷驅(qū)動器225連接， 第二數(shù)模轉(zhuǎn)換器302輸出調(diào)相波信號給光源調(diào)制器222,電源306通過電源監(jiān)測307與FPGA處 理器305連接；
[0013] DSP處理系統(tǒng)31包括數(shù)據(jù)緩存311、DSP處理器312、網(wǎng)線接口 313、第一數(shù)據(jù)總線315 和第二數(shù)據(jù)總線316，DSP處理器312通過第一數(shù)據(jù)總線315和FPGA處理器305連接，DSP處理 器312通過第二數(shù)據(jù)總線316連接數(shù)據(jù)緩存311，DSP處理器312通過網(wǎng)線接口 313連接計算機 224。
[0014] 2、FPGA處理器305包含鎖相模塊11、基頻信號102、倍頻信號104,鎖相模塊11包括 第一乘法器111、第二乘法器112、第一濾波器113、第二濾波器114、第一微分器115與第二微 分器116，DSP處理器312包括數(shù)據(jù)解調(diào)模塊12、相位累加子模塊131和降采樣輸出子模塊 132,數(shù)據(jù)解調(diào)模塊12包括第Ξ乘法器121、第四乘法器122、第二除法器123、絕對值子模塊 124、開方子模塊125和積分相位子模塊126，
[0015] 基頻信號102、倍頻信號104和PGC干設信號同時傳送給第一乘法器111與第二乘法 器112,輸出兩路信號分別經(jīng)過第一濾波器113與第二濾波器114,繼續(xù)輸出兩路信號分別通 過第一微分器115與第二微分器116;第一濾波器113與第二濾波器114的輸出信號通過第一 數(shù)據(jù)總線315傳送給DSP處理器312的第Ξ乘法器121，第一微分器115與第二微分器116的輸 出信號通過第一數(shù)據(jù)總線315傳送給DSP處理器312的第四乘法器122,輸出結(jié)果輸入到第二 除法器123，第二除法器123輸出至絕對值子模塊124之后連接開方子模塊125，最后連接積 分相位子模塊126,積分相位子模塊126連接至相位累加子模塊131，之后連接降采樣輸出子 模塊132。
[0016] -種抑制光強波動噪聲的相位解調(diào)方法，包括W下步驟，
[0017] 步驟一:第二數(shù)模轉(zhuǎn)換器輸出調(diào)相波信號COSO化，在差分探測器得到PGC干設信 號為：
[0018] P 二J + 度'co's[.Ccos 巧/ + (。、（/)J
[0019] 其中，A為光強直流分量，B為光強交流分量，C為調(diào)相波信號SI幅度，ω〇為調(diào)相波信 號S1頻率，<Λ W為被測相位值；
[0020] 步驟二:使用基頻信號、倍頻信號與PGC干設信號進行乘法操作，然后進行濾波，得 到兩路信號：
[0023] 其中，Β為光強交流分量，G與Η為調(diào)相波信號幅度，Ji(C)與J2(C)為貝塞爾函數(shù)系 數(shù)；
[0024] 步驟Ξ:對經(jīng)過濾波后的信號進行微分操作，得到：
[0027]步驟四：將步驟Ξ得到的兩個信號送入一個乘法器，將步驟二得到的兩個信號送 入另一個乘法器，將兩個乘法器的輸出信號送入除法器，得到消除光強波動BW及調(diào)制深度 C影響的信號：
[002引
[0029] 步驟五:對上一步得到的信號取絕對值，得到全正信號量，進行開方運算后求得被 測相位的微分值
[0030]
[0031 ]進一步得到該時刻的相位值：
[0032]
[0033] 有益效果：
[0034] 1)在不改變原有光路結(jié)構(gòu)的情況下，有效的抑制光強波動對解調(diào)精度及噪聲的影 響。
[0035] 2)提高系統(tǒng)實時性，算法結(jié)合硬件設計，保證系統(tǒng)能工作在高速時鐘狀態(tài)下且保 持數(shù)據(jù)鏈路穩(wěn)定可靠。
[0036] 3)適用范圍廣，任意光學干設儀都可使用該算法進行解調(diào)，如馬赫澤德或邁克爾 遜干設儀等，即可W使用計算機配合采集卡，也可W采用特制硬件完成算法的實現(xiàn)。
[0037] 本裝置在兼顧抑制解調(diào)噪聲，保證系統(tǒng)處理速度W及不增加額外光路結(jié)構(gòu)的基礎 上，基于傳統(tǒng)PGC算法進行優(yōu)化。通過對干設信號正弦分量余弦分量進行微分交叉相除，構(gòu) 造特征等式，使兩項的系數(shù)分別為除法的分子與分母，從而保證最終輸出結(jié)果與光強波動 w及調(diào)制深度無關，減小了因光強抖動導致的解調(diào)噪聲w及調(diào)制深度波動引起的系統(tǒng)狀態(tài) 漂移;本方法集成于FPGA與DSP數(shù)字處理器內(nèi)，該算法結(jié)合FPGA并行處理特點，將數(shù)據(jù)前端 高速處理部分放入FPGA內(nèi)執(zhí)行，保證信號處理的實時性與數(shù)據(jù)量的豐富性，將改進的解調(diào) 算法放入DSP數(shù)字處理忍片內(nèi)執(zhí)行，并對數(shù)據(jù)進行緩存轉(zhuǎn)發(fā)處理，保證