數(shù)據(jù)寫入 測(cè)速FLASH陣列； CRJ處理器，還用于通過通信模塊發(fā)送面目標(biāo)測(cè)速回放指令到FPGA處理器； 回波信號(hào)處理設(shè)備終端，用于發(fā)送模擬雷達(dá)脈沖信號(hào)； FPGA處理器，還用于接收模擬雷達(dá)脈沖信號(hào)，并對(duì)測(cè)速FLASH陣列進(jìn)行讀取數(shù)據(jù)操作， 將測(cè)速回波模擬數(shù)據(jù)發(fā)送至測(cè)速D/A數(shù)模轉(zhuǎn)換模塊； 測(cè)速D/A數(shù)模轉(zhuǎn)換模塊，用于將測(cè)速回波模擬數(shù)據(jù)轉(zhuǎn)換成測(cè)速模擬信號(hào)，發(fā)送至回波信 號(hào)處理設(shè)備終端； 回波信號(hào)處理設(shè)備終端，還用于根據(jù)測(cè)速模擬信號(hào)得到測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的 速度信息； 固態(tài)存儲(chǔ)器，還用于存儲(chǔ)測(cè)距回波模擬數(shù)據(jù)； CRJ處理器，還用于通過通信模塊發(fā)送擦除測(cè)距存儲(chǔ)器指令到FPGA處理器； FPGA處理器，還用于對(duì)測(cè)距FLASH陣列進(jìn)行擦除操作； CPU處理器，還用于通過通信模塊發(fā)送寫測(cè)距存儲(chǔ)器指令到FPGA處理器，并通過通信模 塊將測(cè)距回波模擬數(shù)據(jù)發(fā)送給FPGA處理器； FPGA處理器，還用于對(duì)測(cè)距FLASH陣列進(jìn)行寫入數(shù)據(jù)操作，即將測(cè)距回波模擬數(shù)據(jù)寫入 測(cè)距FLASH陣列； CRJ處理器，還用于通過通信模塊發(fā)送面目標(biāo)測(cè)距回放指令到FPGA處理器； 回波信號(hào)處理設(shè)備終端，還用于發(fā)送模擬雷達(dá)脈沖信號(hào)和距離模式控制字，其中，距離 模式控制字表征測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的距離所在的距離段； FPGA處理器，還用于接收模擬雷達(dá)脈沖信號(hào)和距離模式控制字，并對(duì)測(cè)距FLASH陣列進(jìn) 行讀取數(shù)據(jù)操作，將測(cè)距回波模擬數(shù)據(jù)發(fā)送給數(shù)據(jù)緩存模塊； 數(shù)據(jù)緩存模塊，用于對(duì)測(cè)距回波模擬數(shù)據(jù)進(jìn)行緩存，并發(fā)送給測(cè)距D/A數(shù)模轉(zhuǎn)換模塊； 測(cè)距D/A數(shù)模轉(zhuǎn)換模塊，用于將測(cè)距回波模擬數(shù)據(jù)轉(zhuǎn)換成測(cè)距模擬信號(hào)，發(fā)送至回波信 號(hào)處理設(shè)備終端； 回波信號(hào)處理設(shè)備終端，還用于根據(jù)測(cè)距模擬信號(hào)得到測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的 距離。2. 如權(quán)利要求1所述的一種用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬系統(tǒng)，其特征在于，所 述測(cè)速D/A數(shù)模轉(zhuǎn)換模塊包含第一、第二和第三測(cè)速D/A數(shù)模轉(zhuǎn)換器； 所述第一測(cè)速D/A數(shù)模轉(zhuǎn)換器，用于將測(cè)速回波模擬數(shù)據(jù)中的測(cè)速測(cè)距雷達(dá)相對(duì)于面 目標(biāo)的第一方向的速度模擬數(shù)據(jù)轉(zhuǎn)化為測(cè)速模擬信號(hào)中的第一測(cè)速模擬信號(hào)； 所述第二測(cè)速D/A數(shù)模轉(zhuǎn)換器，用于將測(cè)速回波模擬數(shù)據(jù)中的測(cè)速測(cè)距雷達(dá)相對(duì)于面 目標(biāo)的第二方向的速度模擬數(shù)據(jù)轉(zhuǎn)化為測(cè)速模擬信號(hào)中的第二測(cè)速模擬信號(hào)； 所述第三測(cè)速D/A數(shù)模轉(zhuǎn)換器，用于將測(cè)速回波模擬數(shù)據(jù)中的測(cè)速測(cè)距雷達(dá)相對(duì)于面 目標(biāo)的第三方向的速度模擬數(shù)據(jù)轉(zhuǎn)化為測(cè)速模擬信號(hào)中的第三測(cè)速模擬信號(hào)。3. -種用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬方法，基于權(quán)利要求1所述的一種用于面 目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬系統(tǒng)，其特征在于，所述用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模 擬方法包括以下步驟： 步驟1，將測(cè)速測(cè)距雷達(dá)到面目標(biāo)的距離從高到低分為N個(gè)距離段，測(cè)速測(cè)距雷達(dá)相對(duì) 于面目標(biāo)的距離位于N個(gè)距離段中的一個(gè)距離段內(nèi)，其中，N為正整數(shù)； 步驟2,建立測(cè)距回波模擬數(shù)據(jù)庫;所述測(cè)距回波模擬數(shù)據(jù)庫包含N個(gè)測(cè)距回波模擬數(shù) 據(jù)單元，依次對(duì)應(yīng)于測(cè)速測(cè)距雷達(dá)到面目標(biāo)的N個(gè)距離段，且每個(gè)測(cè)距回波模擬數(shù)據(jù)單元均 包含Md幀測(cè)距回波模擬數(shù)據(jù)，其中，Md為正整數(shù)； 步驟3,對(duì)測(cè)速回波模擬數(shù)據(jù)和測(cè)距回波模擬數(shù)據(jù)的進(jìn)行數(shù)據(jù)存儲(chǔ)； 步驟3的具體子步驟為： al，將測(cè)速回波模擬數(shù)據(jù)和測(cè)距回波模擬數(shù)據(jù)拷貝到固態(tài)存儲(chǔ)器； a2, CPU處理器通過通信模塊發(fā)送擦除測(cè)速存儲(chǔ)器指令到FPGA處理器，F(xiàn)PGA處理器對(duì)測(cè) 速FLASH陣列進(jìn)行擦除操作； a3，CPU處理器通過通信模塊發(fā)送擦除測(cè)距存儲(chǔ)器指令到FPGA處理器，F(xiàn)PGA處理器對(duì)測(cè) 距FLASH陣列進(jìn)行擦除操作； a4，CPU處理器通過通信模塊發(fā)送寫測(cè)速存儲(chǔ)器指令到FPGA處理器，并通過通信模塊將 測(cè)速回波模擬數(shù)據(jù)發(fā)送給FPGA處理器;FPGA處理器對(duì)測(cè)速FLASH陣列進(jìn)行寫入數(shù)據(jù)操作，即 將測(cè)速回波模擬數(shù)據(jù)寫入測(cè)速FLASH陣列； a5，CPU處理器通過通信模塊發(fā)送寫測(cè)距存儲(chǔ)器指令到FPGA處理器，并通過通信模塊將 測(cè)距回波模擬數(shù)據(jù)發(fā)送給FPGA處理器;FPGA處理器對(duì)測(cè)距FLASH陣列進(jìn)行寫入數(shù)據(jù)操作，即 將測(cè)距回波模擬數(shù)據(jù)寫入測(cè)距FLASH陣列； 步驟4,分別對(duì)測(cè)速回波模擬數(shù)據(jù)和測(cè)距回波模擬數(shù)據(jù)進(jìn)行回放； 所述對(duì)測(cè)速回波模擬數(shù)據(jù)進(jìn)行回放，具體包含以下子步驟： bl，CRJ處理器通過通信模塊發(fā)送面目標(biāo)測(cè)速回放指令到FPGA處理器； b2，F(xiàn)PGA處理器接收回波信號(hào)處理設(shè)備終端發(fā)送的模擬雷達(dá)脈沖信號(hào)； b3，F(xiàn)PGA處理器對(duì)測(cè)速FLASH陣列進(jìn)行讀取數(shù)據(jù)操作，將測(cè)速回波模擬數(shù)據(jù)發(fā)送至測(cè)速 D/A數(shù)模轉(zhuǎn)換模塊； b4,測(cè)速D/A數(shù)模轉(zhuǎn)換模塊將測(cè)速回波模擬數(shù)據(jù)轉(zhuǎn)換成測(cè)速模擬信號(hào)，發(fā)送至回波信號(hào) 處理設(shè)備終端；回波信號(hào)處理設(shè)備終端根據(jù)測(cè)速模擬信號(hào)得到測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo) 的速度信息； 所述對(duì)測(cè)距回波模擬數(shù)據(jù)進(jìn)行回放，具體包含以下子步驟： c 1，CRJ處理器通過通信模塊發(fā)送面目標(biāo)測(cè)距回放指令到FPGA處理器； c2，F(xiàn)PGA處理器接收回波信號(hào)處理設(shè)備終端發(fā)送的模擬雷達(dá)脈沖信號(hào)和距離模式控制 字，其中，距離模式控制字表征測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的距離所在的距離段； c3，F(xiàn)PGA處理器對(duì)測(cè)距FLASH陣列進(jìn)行讀取數(shù)據(jù)操作，將第Sd個(gè)測(cè)距回波模擬數(shù)據(jù)單元 中的Md幀測(cè)距回波模擬數(shù)據(jù)依次發(fā)送給數(shù)據(jù)緩存模塊，其中，sd=l，2,. . .，N; c4,數(shù)據(jù)緩存模塊對(duì)FLASH陣列的第Sd個(gè)測(cè)距回波模擬數(shù)據(jù)單元中的Md幀測(cè)距回波模擬 數(shù)據(jù)依次進(jìn)行緩存，并發(fā)送給測(cè)距D/A數(shù)模轉(zhuǎn)換模塊； c5,測(cè)距D/A數(shù)模轉(zhuǎn)換模塊將第Sd個(gè)測(cè)距回波模擬數(shù)據(jù)單元中的第1幀至Md幀測(cè)距回波 模擬數(shù)據(jù)依次轉(zhuǎn)換成第1個(gè)測(cè)距模擬信號(hào)至第Md個(gè)測(cè)距模擬信號(hào)，并依次發(fā)送至回波信號(hào) 處理設(shè)備終端；回波信號(hào)處理設(shè)備終端根據(jù)第1個(gè)測(cè)距模擬信號(hào)至第Md個(gè)測(cè)距模擬信號(hào)，得 到第sd個(gè)測(cè)距回波模擬數(shù)據(jù)單元中的第1幀至第Md幀測(cè)距回波模擬數(shù)據(jù)對(duì)應(yīng)的測(cè)速測(cè)距雷 達(dá)相對(duì)于面目標(biāo)的距離。4. 如權(quán)利要求3所述的一種用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬方法，其特征在于，在 步驟4的子步驟bl中，CPU處理器通過通信模塊發(fā)送面目標(biāo)測(cè)速回放指令到FPGA處理器時(shí)， CPU處理器能夠在面目標(biāo)測(cè)速回放指令中設(shè)定對(duì)測(cè)速模擬回波數(shù)據(jù)進(jìn)行全程回放或固定幀 數(shù)回放，其中，對(duì)測(cè)速模擬回波數(shù)據(jù)進(jìn)行全程回放表示對(duì)測(cè)速模擬回波數(shù)據(jù)的全部幀數(shù)據(jù) 依次進(jìn)行回放，對(duì)測(cè)速模擬回波數(shù)據(jù)進(jìn)行固定幀數(shù)回放表示對(duì)測(cè)速模擬回波數(shù)據(jù)的部分幀 數(shù)據(jù)依次進(jìn)行回放。5. 如權(quán)利要求3所述的一種用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬方法，其特征在于，在 步驟4的子步驟cl中，CPU處理器通過通信模塊發(fā)送面目標(biāo)測(cè)距回放指令到FPGA處理器時(shí)， CPU處理器可以在面目標(biāo)測(cè)距回放指令中設(shè)定對(duì)測(cè)距模擬回波數(shù)據(jù)進(jìn)行全程回放或固定幀 數(shù)回放，其中，對(duì)測(cè)距模擬回波數(shù)據(jù)進(jìn)行全程回放表示對(duì)測(cè)距模擬回波數(shù)據(jù)的全部幀數(shù)據(jù) 依次進(jìn)行回放，對(duì)測(cè)距模擬回波數(shù)據(jù)進(jìn)行固定幀數(shù)回放表示對(duì)測(cè)距模擬回波數(shù)據(jù)的部分幀 數(shù)據(jù)依次進(jìn)行回放。6. 如權(quán)利要求3所述的一種用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬方法，其特征在于，所 述步驟3中，測(cè)速回波模擬數(shù)據(jù)包含測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的第一方向的速度模擬數(shù) 據(jù)、第二方向的速度模擬數(shù)據(jù)和第三方向的速度模擬數(shù)據(jù);每個(gè)方向的速度模擬數(shù)據(jù)分為 Is、QS兩路速度模擬數(shù)據(jù)，其中，U各速度模擬數(shù)據(jù)表示每個(gè)方向的速度模擬數(shù)據(jù)的實(shí)部，Q s 路速度模擬數(shù)據(jù)表示每個(gè)方向的速度模擬數(shù)據(jù)的虛部； 所述步驟4的子步驟b4中，測(cè)速模擬信號(hào)包含第一測(cè)速模擬信號(hào)、第二測(cè)速模擬信號(hào)和 第三測(cè)速模擬信號(hào)； 測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的速度信息包含測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的第一方向 的速度、第二方向的速度和第三方向的速度； 回波信號(hào)處理設(shè)備終端根據(jù)第一測(cè)速模擬信號(hào)得到測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的第 一方向的速度； 回波信號(hào)處理設(shè)備終端根據(jù)第二測(cè)速模擬信號(hào)得到測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的第 二方向的速度； 回波信號(hào)處理設(shè)備終端根據(jù)第三測(cè)速模擬信號(hào)得到測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的第 三方向的速度。7.如權(quán)利要求3所述的一種用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬方法，其特征在于，所 述步驟2中，每幀測(cè)距回波模擬數(shù)據(jù)均分為Id、Qd兩路距離模擬數(shù)據(jù)，其中，Id路距離模擬數(shù) 據(jù)表示每幀測(cè)距回波模擬數(shù)據(jù)的實(shí)部，Qd路距離模擬數(shù)據(jù)表示每幀測(cè)距回波模擬數(shù)據(jù)的虛 部。
【專利摘要】本發(fā)明公開了一種用于面目標(biāo)的測(cè)速測(cè)距雷達(dá)回波模擬系統(tǒng)及模擬方法，其特征在于，該模擬系統(tǒng)包括：電腦主機(jī)，用于控制FPGA處理器對(duì)FLASH陣列進(jìn)行擦除、寫入數(shù)據(jù)和讀取數(shù)據(jù)；通信模塊，用于連接電腦主機(jī)和FPGA處理器；FLASH陣列，用于存儲(chǔ)或回放測(cè)速、測(cè)距回波模擬數(shù)據(jù)；FPGA處理器，用于給模擬系統(tǒng)提供時(shí)序；數(shù)據(jù)緩存模塊，用于緩存測(cè)距回波模擬數(shù)據(jù)；D/A數(shù)模轉(zhuǎn)換模塊，用于將測(cè)速、測(cè)距回波模擬數(shù)據(jù)分別轉(zhuǎn)換成測(cè)速、測(cè)距模擬信號(hào)；回波信號(hào)處理設(shè)備終端，用于發(fā)送模擬雷達(dá)脈沖信號(hào)和距離模式控制字，并分別根據(jù)測(cè)速、測(cè)距模擬信號(hào)得到測(cè)速測(cè)距雷達(dá)相對(duì)于面目標(biāo)的速度信息和距離。
【IPC分類】G01S7/40
【公開號(hào)】CN105548974
【申請(qǐng)?zhí)枴緾N201510895195
【發(fā)明人】宋萬杰, 王強(qiáng)
【申請(qǐng)人】西安電子科技大學(xué)
【公開日】2016年5月4日
【申請(qǐng)日】2015年12月8日