国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種基于fpga&soc手持式探地雷達(dá)系統(tǒng)的制作方法_2

      文檔序號(hào):9786220閱讀:來源:國(guó)知局
      步模塊的工作時(shí)鐘。間隔觸發(fā)模塊根據(jù)控制指令設(shè)定的間隔周期T等間隔產(chǎn)生觸發(fā)脈沖,等效延遲模塊在間隔脈沖的基礎(chǔ)上進(jìn)行整數(shù)個(gè)CLK時(shí)鐘周期的粗延遲操作,得到了帶粗延遲的間隔脈沖,然后通過CLK的反向時(shí)鐘進(jìn)行鎖存,保證帶粗延遲的間隔脈沖上升沿的陡峭程度和穩(wěn)定性。帶粗延遲的間隔脈沖經(jīng)過專用的時(shí)鐘端口輸出來作為延遲芯片的觸發(fā)信號(hào),根據(jù)延遲芯片同步設(shè)定的延遲時(shí)間得到帶有“粗延遲+細(xì)延遲”的雷達(dá)順序采樣同步信號(hào)。另外,間隔觸發(fā)模塊輸出的間隔脈沖,通過一路延遲模塊觸發(fā)回波增益控制模塊完成同步控制增益的操作,通過另一路延遲模塊觸發(fā)采集模塊完成采集的工作。其中,控制不同模塊的延遲時(shí)間,可以控制增益曲線相對(duì)雷達(dá)回波,采樣點(diǎn)序列相對(duì)雷達(dá)回波的相對(duì)位置關(guān)系。
      [0031]所述可編程增益放大電路5采用ADI公司的AD8336完成,所述ARM處理器2通過AXI總線將回波增益表下傳到FPGA 3的存儲(chǔ)器當(dāng)中,所述FPGA 3經(jīng)過協(xié)調(diào)時(shí)序控制DA根據(jù)回波增益表輸出電壓來完成雷達(dá)回波的時(shí)變?cè)鲆娣糯?。圖3是本發(fā)明雷達(dá)回波時(shí)變?cè)鲆鎸?shí)現(xiàn)空間結(jié)構(gòu)圖。如圖3所示,所述ARM處理器2將用戶輸入的回波時(shí)變?cè)鲆鎴D以波表的形式簡(jiǎn)稱回波增益表保存到ARM處理器2的內(nèi)存當(dāng)中,通過AXI總線將回波增益表下傳到FPGA3的存儲(chǔ)器當(dāng)中,F(xiàn)PGA3的DA控制單元在時(shí)鐘同步單元的觸發(fā)控制下讀取回波增益表數(shù)據(jù)輸出增益控制電壓,控制兩片ADI公司的AD8336完成回波時(shí)變兩級(jí)放大。
      [0032]雷達(dá)數(shù)據(jù)的上傳分別經(jīng)過了FPGA 3存儲(chǔ)器、ARM處理器2內(nèi)存、上位PC機(jī)內(nèi)存,分別可以在ARM處理器2的內(nèi)存卡和上位PC機(jī)內(nèi)存磁盤進(jìn)行永久保存;在FPGA 3傳輸過程中通過乒乓操作完成了 “從AD采樣模塊到FPGA存儲(chǔ)器的間隔存儲(chǔ)”到“FPGA存儲(chǔ)器到ARM內(nèi)存的突發(fā)上傳”的操作。
      [0033]圖4是本發(fā)明中雷達(dá)采集數(shù)據(jù)空間傳輸圖。如圖4所示,雷達(dá)采樣的數(shù)據(jù)上傳流程會(huì)經(jīng)過FPGA 3內(nèi)部存儲(chǔ)器SRAM、ARM處理器2的內(nèi)存、上位PC機(jī)內(nèi)存磁盤,分別可以在ARM處理器2的內(nèi)存SD卡和上位PC機(jī)內(nèi)存磁盤進(jìn)行永久保存。其中,F(xiàn)PGA 3內(nèi)部設(shè)置了一片兩倍采樣深度的存儲(chǔ)空間SRAM,雷達(dá)回波數(shù)據(jù)在設(shè)定的時(shí)序周期的基礎(chǔ)上等間隔的以地址增操作的方式進(jìn)行存儲(chǔ)。雷達(dá)數(shù)據(jù)最開始從低地址段的零地址進(jìn)行存儲(chǔ),當(dāng)一幀回波數(shù)據(jù)采集完成時(shí)低地址段正好存滿,AD采樣模塊產(chǎn)生中斷信號(hào)通知ARM處理器2來用DMA來流讀取低地址段的數(shù)據(jù);同時(shí)雷達(dá)數(shù)據(jù)開始從高地址段的零地址進(jìn)行存儲(chǔ),當(dāng)一只回波數(shù)據(jù)采集完成時(shí)高地址段正好存滿,AD采樣模塊又產(chǎn)生中斷信號(hào)通知ARM處理器2用DMA來流讀取高地址段的數(shù)據(jù)。通過這樣的乒乓操作完成雷達(dá)數(shù)據(jù)不間斷的上傳操作。當(dāng)需要將雷達(dá)數(shù)據(jù)存儲(chǔ)到上位PC機(jī)電腦硬盤里面時(shí),ARM處理器2在FIFO隊(duì)列緩存5幀雷達(dá)數(shù)據(jù),然后通過TCP協(xié)議完成數(shù)據(jù)到上位PC機(jī)的流傳輸。同時(shí)上位PC機(jī)可以通過UDP發(fā)送指令設(shè)置相應(yīng)參數(shù)完成雷達(dá)收發(fā)過程中的相關(guān)操作。需要說明的是,AD采樣模塊是FPGA3內(nèi)部的單元模塊,由FPGA3控制。
      [0034]在所述ARM處理器2采用嵌入式Iinux操作系統(tǒng)完成雷達(dá)數(shù)據(jù)處理、特征提取、彩圖顯示及參數(shù)控制,并基于Qt框架完成雷達(dá)界面設(shè)計(jì)交互功能。圖5是本發(fā)明基于FPGA&S0C手持式探地雷達(dá)系統(tǒng)中ARM處理器2的軟件流程圖。如圖5所示,軟件部分采用定制的嵌入式Iinux操作系統(tǒng)作為程序工作運(yùn)行環(huán)境,通過開發(fā)相應(yīng)FPGA3雷達(dá)數(shù)據(jù)交互驅(qū)動(dòng)完成雷達(dá)數(shù)據(jù)的交互,通過Qt框架編寫界面程序配合觸摸屏控制器8完成人機(jī)交互的功能。當(dāng)系統(tǒng)上電后,uboot分別先后完成FPGA3的配置和I inux內(nèi)核的啟動(dòng)的操作流程,I inux內(nèi)核啟動(dòng)過程中加載相應(yīng)的FPGA3雷達(dá)模塊驅(qū)動(dòng)程序,建立Qt程序運(yùn)行環(huán)境。內(nèi)核啟動(dòng)完成,基于Qt框架的GPR主程序由自啟動(dòng)項(xiàng)引導(dǎo)運(yùn)行,分別開啟了文件管理、參數(shù)設(shè)置、數(shù)據(jù)采集、數(shù)據(jù)處理、數(shù)據(jù)推送等多個(gè)線程。修改參數(shù)設(shè)置中的界面參數(shù)可以分別控制上述幾個(gè)線程分別處于運(yùn)行或者掛起的狀態(tài),改變程序的運(yùn)行狀態(tài)和界面的顯示結(jié)構(gòu);修改回波增益表可以設(shè)置雷達(dá)回波時(shí)變?cè)鲆?修改采樣時(shí)序參數(shù)可以控制FPGA3部分的順序采樣發(fā)射單元,發(fā)射滿足不同時(shí)序要求的雷達(dá)寬帶脈沖信號(hào),同時(shí)控制同步模塊改變?cè)鲆媲€相對(duì)雷達(dá)回波、采樣點(diǎn)序列相對(duì)雷達(dá)回波的相對(duì)位置關(guān)系。
      [0035]圖6是本發(fā)明軟件實(shí)際工作測(cè)試界面。如圖6所示,本雷達(dá)系統(tǒng)通過ARM+FPGA+硬件協(xié)同設(shè)計(jì),具體實(shí)現(xiàn)參數(shù)如下:實(shí)現(xiàn)最小時(shí)間步進(jìn)精度1ps,發(fā)射脈沖重復(fù)頻率10KHz?IMHz可選,采樣深度128?4096可選,每秒掃描速率16?2048可選,模數(shù)轉(zhuǎn)換16位,前置增益Odb?10db可選,手動(dòng)或自動(dòng)調(diào)整雷達(dá)回波增益曲線,顯示方式:波形、彩色、灰度可選,采集觸發(fā)方式:打標(biāo)、測(cè)量輪、持續(xù)時(shí)間可選。
      [0036]該雷達(dá)系統(tǒng)集成4G模塊,配合云端服務(wù)器打通網(wǎng)絡(luò)鏈路通道,實(shí)現(xiàn)雷達(dá)數(shù)據(jù)的準(zhǔn)實(shí)時(shí)上傳,同時(shí)也可以通過云端完成遠(yuǎn)程控制,進(jìn)行雷達(dá)工作參數(shù)遠(yuǎn)程修改。
      [0037]以上所述實(shí)施例及應(yīng)用場(chǎng)景僅為本發(fā)明的較佳實(shí)施例及應(yīng)用場(chǎng)景而已,并不用以限制本發(fā)明,凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)及其在其他領(lǐng)域及場(chǎng)景的應(yīng)用,均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
      【主權(quán)項(xiàng)】
      1.一種基于FPGA&SOC手持式探地雷達(dá)系統(tǒng),其特征在于,包括作為主控單元的SOC集成芯片(1)、雷達(dá)脈沖發(fā)射單元(4)、可編程增益放大電路(5)、雷達(dá)天線(6)及觸摸屏控制器⑶, 所述SOC集成芯片(I)內(nèi)嵌FPGA (3 )和ARM處理器(2 ),所述FPGA (3)通過1接口分別與雷達(dá)脈沖發(fā)射單元(4)、可編程增益放大電路(5)相連,所述雷達(dá)脈沖發(fā)射單元(4)、可編程增益放大電路(5)分別與雷達(dá)天線(6)連接,通過協(xié)調(diào)各單元的工作狀態(tài),完成對(duì)雷達(dá)信號(hào)的發(fā)射和采集工作;所述ARM處理器(2)和FPGA(3)通過AXI總線相連,完成參數(shù)設(shè)計(jì)、回波增益表下傳、雷達(dá)數(shù)據(jù)上傳的工作,所述ARM處理器(2)實(shí)時(shí)處理雷達(dá)數(shù)據(jù),并通過與觸摸屏控制器(8)相連完成顯示和交互的功能。2.根據(jù)權(quán)利要求1所述的一種基于FPGA&S0C手持式探地雷達(dá)系統(tǒng),其特征在于,所述系統(tǒng),還包括通信單元,所述通信單元包括4G模塊和以太網(wǎng)模塊,使雷達(dá)數(shù)據(jù)通過以太網(wǎng)模塊可以上傳到上位PC機(jī)或者通過4G模塊同步到云端備份,同時(shí)云端可以在線控制雷達(dá)系統(tǒng)設(shè)置參數(shù)。3.根據(jù)權(quán)利要求1所述的一種基于FPGA&S0C手持式探地雷達(dá)系統(tǒng),其特征在于,所述FPGA(3)包括等效采樣時(shí)序控制單元,所述雷達(dá)脈沖發(fā)射單元(4)包括溫補(bǔ)晶振、延遲芯片和射頻調(diào)制電路,所述等效采樣時(shí)序控制單元通過延遲芯片與射頻調(diào)制電路連接,所述射頻調(diào)制電路與雷達(dá)天線(6)連接;所述等效采樣時(shí)序控制單元通過溫補(bǔ)晶振作為控制時(shí)鐘,通過FPGA( 3)內(nèi)部粗延遲和延遲芯片細(xì)延遲的方法精確控制雷達(dá)等效采樣時(shí)序,發(fā)射雷達(dá)脈沖。4.根據(jù)權(quán)利要求1所述的一種基于FPGA&S0C手持式探地雷達(dá)系統(tǒng),其特征在于,所述可編程增益放大電路(5)采用ADI公司的AD8336完成,所述ARM處理器(2)通過AXI總線將回波增益表下傳到FPGA(3)的存儲(chǔ)器當(dāng)中,所述FPGA(3)經(jīng)過協(xié)調(diào)時(shí)序控制DA根據(jù)回波增益表輸出電壓來完成雷達(dá)回波的時(shí)變?cè)鲆娣糯蟆?.根據(jù)權(quán)利要求2所述的一種基于FPGA&S0C手持式探地雷達(dá)系統(tǒng),其特征在于,雷達(dá)數(shù)據(jù)的上傳分別經(jīng)過了 FPGA (3)存儲(chǔ)器、ARM處理器(2)內(nèi)存、上位PC機(jī)內(nèi)存,分別可以在ARM處理器(2)的內(nèi)存卡和上位PC機(jī)內(nèi)存磁盤進(jìn)行永久保存;在FPGA(3)傳輸過程中通過乒乓操作完成了 “從AD采樣模塊到FPGA存儲(chǔ)器的間隔存儲(chǔ)”到“FPGA存儲(chǔ)器到ARM內(nèi)存的突發(fā)上傳”的操作。6.根據(jù)權(quán)利要求1所述的一種基于FPGA&S0C手持式探地雷達(dá)系統(tǒng),其特征在于,在所述ARM處理器(2)中采用嵌入式Iinux操作系統(tǒng)完成雷達(dá)數(shù)據(jù)處理、特征提取、彩圖顯示及參數(shù)控制,并基于Qt框架完成雷達(dá)界面設(shè)計(jì)交互功能。7.根據(jù)權(quán)利要求1所述的一種基于FPGA&S0C手持式探地雷達(dá)系統(tǒng),其特征在于,該系統(tǒng)的最小時(shí)間步進(jìn)精度1ps,發(fā)射脈沖重復(fù)頻率10KHz?IMHz可選,采樣深度128?4096可選,每秒掃描速率16?2048可選,模數(shù)轉(zhuǎn)換16位,前置增益Odb?10db可選,手動(dòng)或自動(dòng)調(diào)整雷達(dá)回波增益曲線,顯示方式:波形、彩色、灰度可選,采集觸發(fā)方式:打標(biāo)、測(cè)量輪、持續(xù)時(shí)間可選。8.根據(jù)權(quán)利要求1所述的一種基于FPGA&S0C手持式探地雷達(dá)系統(tǒng),其特征在于,所述SOC集成芯片(I)還包括采樣存儲(chǔ)單元(7),所述采樣存儲(chǔ)單元(7)通過1接口與所述FPGA(3)連接。
      【專利摘要】本發(fā)明公開了一種基于FPGA&amp;SOC手持式探地雷達(dá)系統(tǒng)。該系統(tǒng)以一塊內(nèi)嵌FPGA和ARM處理器的集成芯片作為主控單元,配合外圍電路和通信單元完成了雷達(dá)脈沖發(fā)射、數(shù)據(jù)接收及信號(hào)處理等功能。雷達(dá)脈沖發(fā)射單元和可編程增益放大電路完成了雷達(dá)脈沖發(fā)射與接收并完成濾波放大等功能;基于FPGA設(shè)計(jì)的等效采樣時(shí)序控制單元保證了回波的精確性和分辨力;ARM處理器對(duì)雷達(dá)回波進(jìn)行實(shí)時(shí)處理,通過觸摸屏控制器進(jìn)行人機(jī)交互,同時(shí)可以上傳雷達(dá)數(shù)據(jù)到上位PC機(jī)或者云端保存。具有體積小,重量輕,便攜性好,可以實(shí)現(xiàn)雷達(dá)數(shù)據(jù)的實(shí)時(shí)在線處理功能,并保證了測(cè)量的高精度、操作的自由度和人性化,在軍用、工控、民用領(lǐng)域有廣泛的應(yīng)用前景。
      【IPC分類】G01S7/285, G01S13/88, G01S7/282
      【公開號(hào)】CN105549006
      【申請(qǐng)?zhí)枴緾N201510942826
      【發(fā)明人】周立青, 曹磊, 田茂, 李德識(shí), 陳隆, 楊琳, 劉青松
      【申請(qǐng)人】武漢大學(xué)
      【公開日】2016年5月4日
      【申請(qǐng)日】2015年12月16日
      當(dāng)前第2頁1 2 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1