帶時(shí)間基準(zhǔn)輸出的多功能fpga采集單元的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及電網(wǎng)數(shù)據(jù)采集領(lǐng)域，尤其涉及一種帶時(shí)間基準(zhǔn)輸出的多功能FPGA采集 單元。
【背景技術(shù)】
[0002] 隨著傳感測量技術(shù)、光纖網(wǎng)絡(luò)通信技術(shù)、計(jì)算機(jī)技術(shù)的快速發(fā)展，全面建設(shè)"結(jié)構(gòu) 合理、技術(shù)先進(jìn)、安全可靠、經(jīng)濟(jì)高效、低碳環(huán)保"的現(xiàn)代新型智能電網(wǎng)已成為我國電力系統(tǒng) 發(fā)展的方向。傳統(tǒng)電網(wǎng)向智能電網(wǎng)轉(zhuǎn)變，要求故障錄波裝置、網(wǎng)絡(luò)報(bào)文記錄分析裝置等二次 設(shè)備具有更強(qiáng)的數(shù)據(jù)采集、處理和通信能力。如何建立高速、高效、大容量、多功能、智能化 的二次設(shè)備，以適應(yīng)智能電網(wǎng)對二次設(shè)備向智能化、小型化方向發(fā)展的需求。
[0003] 現(xiàn)有技術(shù)中，電力系統(tǒng)二次設(shè)備通常采用模塊化設(shè)計(jì)結(jié)構(gòu)，數(shù)據(jù)采集是二次設(shè)備 中的一部分，通常采用一個(gè)DSP處理器中使用多個(gè)CPLD處理器，或使用多張有DSP處理器的 插件的方案來實(shí)現(xiàn)，這類方案設(shè)計(jì)相對復(fù)雜，且受時(shí)鐘速率及其內(nèi)部設(shè)計(jì)的有序性限制，無 法滿足多信號量采集的要求;同時(shí)，多處理器設(shè)計(jì)不僅會增加大量的電路和成本，影響數(shù)據(jù) 采集的實(shí)時(shí)性和可靠性，難以滿足目前電力系統(tǒng)對數(shù)據(jù)采集的數(shù)量、精度及實(shí)時(shí)性的要求。 現(xiàn)有技術(shù)中存在下述缺點(diǎn)：
[0004] 1.擴(kuò)展性差，現(xiàn)有數(shù)據(jù)采集單元無法單獨(dú)安裝使用。
[0005] 2.兼容性差，現(xiàn)有數(shù)據(jù)采集單元無法與其他設(shè)備連接使用，且僅能滿足自身采集 的需求，無法做到既能采集傳統(tǒng)變電站的模擬量、開關(guān)量等信號，又能采集智能變電站SV、 GOOSE、FT3報(bào)文等信號。。
[0006] 3.現(xiàn)有數(shù)據(jù)采集單元無時(shí)間管理及時(shí)間基準(zhǔn)輸出功能。
[0007] 4.傳統(tǒng)數(shù)據(jù)采集單元通常采用PCI總線進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)傳輸速率低，已無法滿 足高速、高帶寬的傳輸要求。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的就在于為了解決上述問題而提供一種帶時(shí)間基準(zhǔn)輸出的多功能 FPGA采集單元。
[0009] 本發(fā)明通過以下技術(shù)方案來實(shí)現(xiàn)上述目的：
[0010] 一種帶時(shí)間基準(zhǔn)輸出的多功能FPGA采集單元，所述FPGA采集單元的信號輸入端接 收變電站中的各類信號，所述FPGA采集單元的信號輸出端與嵌入式工控機(jī)的信號輸入端連 接，所述FPGA采集單元包括接收模塊、數(shù)據(jù)處理模塊、時(shí)間處理模塊和信號控制模塊，所述 接收模塊的信號輸入端接收所述變電站中的各類信號，所述接收模塊的信號輸出端與所述 數(shù)據(jù)處理模塊的信號輸入端連接，所述數(shù)據(jù)處理模塊的信號輸出端與所述嵌入式工控機(jī)的 信號輸入端連接，所述數(shù)據(jù)處理模塊的狀態(tài)信號輸出端通過所述信號控制模塊與所述嵌入 式工控機(jī)的狀態(tài)信號輸入端連接，所述時(shí)間處理模塊的時(shí)間基準(zhǔn)輸出端分別與所述接收模 塊、所述數(shù)據(jù)處理模塊和所述信號控制模塊的時(shí)間基準(zhǔn)輸入端連接。
[0011] 具體地，所述變電站中的各類信號為傳統(tǒng)變電站中的模擬量、開關(guān)量信號和智能 變電站中的SV、GOOSE、FT3報(bào)文信號，所述接收模塊包括AD轉(zhuǎn)換電路、光電隔離電路和報(bào)文 接收電路，所述報(bào)文接收電路輸入端設(shè)置有光纖接口，所述模擬量信號與所述AD轉(zhuǎn)換電路 的輸入端連接，所述開關(guān)量信號與所述光電隔離電路的輸入端連接，所述報(bào)文信號與所述 報(bào)文接收電路輸入端的光纖接口連接。
[0012] 優(yōu)選地，所述數(shù)據(jù)處理模塊包括數(shù)據(jù)采集模塊、數(shù)據(jù)緩存模塊和數(shù)據(jù)發(fā)送模塊，所 述數(shù)據(jù)發(fā)送模塊上設(shè)置有千兆以太網(wǎng)接口，所述信號控制模塊上設(shè)置有串行接口。
[0013] 優(yōu)選地，所述時(shí)間處理模塊的輸入端接收光/電IRIG-B碼或PTP報(bào)文信號，所述時(shí) 間處理模塊上設(shè)置有外部設(shè)備對接端口。
[0014] -種帶時(shí)間基準(zhǔn)輸出的多功能FPGA采集單元的實(shí)現(xiàn)方法，包括以下步驟：
[0015] (1)接收模塊中的AD轉(zhuǎn)換電路和光電隔離電路轉(zhuǎn)換經(jīng)調(diào)理后的二次側(cè)模擬量信號 和開關(guān)信號，報(bào)文接收電路轉(zhuǎn)換經(jīng)光纖接口接收的SV、G00SE、FT3報(bào)文信號，并將轉(zhuǎn)換后的 信號傳送至數(shù)據(jù)采集模塊。
[0016] (2)數(shù)據(jù)采集模塊接收轉(zhuǎn)換后的信號，并對其以一定的采樣頻率進(jìn)行實(shí)時(shí)同步采 樣，同時(shí)接收時(shí)間處理模塊提供的時(shí)間基準(zhǔn)信號，并將采樣數(shù)據(jù)打上精確到微秒的時(shí)標(biāo)；
[0017] (3)數(shù)據(jù)緩存模塊將帶時(shí)標(biāo)的采樣數(shù)據(jù)轉(zhuǎn)換為標(biāo)準(zhǔn)格式的報(bào)文數(shù)據(jù)包，并將其封 裝為以太網(wǎng)數(shù)據(jù)包后緩存至數(shù)據(jù)緩存模塊的內(nèi)部存儲器中；
[0018] (4)將以太網(wǎng)數(shù)據(jù)包組成8k的巨幀數(shù)據(jù)包，并通過數(shù)據(jù)發(fā)送模塊上的千兆以太網(wǎng) 接口將其發(fā)送至嵌入式工控機(jī)；
[0019] (5)嵌入式工控機(jī)對接收到的巨幀數(shù)據(jù)包進(jìn)行解析，得到故障錄波裝置或網(wǎng)絡(luò)報(bào) 文記錄分析裝置所需要的數(shù)據(jù)，完成對數(shù)據(jù)的分析、處理、記錄及存儲。
[0020] 具體地，上述步驟（1)中采用時(shí)間處理模塊提供的時(shí)間基準(zhǔn)信號對多種數(shù)據(jù)進(jìn)行 同步校準(zhǔn)。
[0021] 優(yōu)選地，所述采樣頻率為20000點(diǎn)/秒，所述時(shí)標(biāo)精確到1微秒，所述報(bào)文數(shù)據(jù)包采 用PCAP標(biāo)準(zhǔn)格式。
[0022]具體地，所述時(shí)間處理模塊接收光/電IRIG-B碼或PTP報(bào)文信號，并對其進(jìn)行解析， 獲取時(shí)間基準(zhǔn)信號，并向所述FPGA采集單元和所述嵌入式工控機(jī)提供時(shí)間基準(zhǔn)，同時(shí)將其 處理后輸出IRIG-B碼或秒脈沖信號至外部設(shè)備對接端口。
[0023] 具體地，所述信號控制模塊協(xié)助所述時(shí)間處理模塊實(shí)現(xiàn)時(shí)間同步狀態(tài)檢測，并將 狀態(tài)量信息發(fā)送至嵌入式工控機(jī)，并通過接收時(shí)間基準(zhǔn)信號實(shí)現(xiàn)插板間工作狀態(tài)的實(shí)時(shí)交 互。
[0024] 本發(fā)明所述帶時(shí)間基準(zhǔn)輸出的多功能FPGA采集單元的有益效果在于：
[0025] 1)本發(fā)明通過時(shí)間處理模塊可實(shí)現(xiàn)光/電IRIG-B碼、PTP報(bào)文的對時(shí)方式，并給各 模塊及其他設(shè)備提供統(tǒng)一的時(shí)間基準(zhǔn)，而且滿足國家電網(wǎng)調(diào)度對裝置時(shí)間同步狀態(tài)監(jiān)測功 能的需求。
[0026] 2)本發(fā)明具有靈活豐富的接口，實(shí)現(xiàn)了基于時(shí)間基準(zhǔn)信號的對時(shí)狀態(tài)、測量、自檢 等時(shí)間同步狀態(tài)量信息和各模塊及插板間工作狀態(tài)信息的實(shí)時(shí)交互。
[0027] 3)本發(fā)明能對多路模擬量/開關(guān)量信號、SV/G00SE報(bào)文信號和FT3報(bào)文信號進(jìn)行并 行同步采集，并為采集數(shù)據(jù)標(biāo)記UTC時(shí)間，然后將采集的數(shù)據(jù)信息統(tǒng)一轉(zhuǎn)換為遵守PCAP標(biāo)準(zhǔn) 的巨幀數(shù)據(jù)包，便于后續(xù)轉(zhuǎn)換、識別和分享，完全滿足現(xiàn)階段及未來電力系統(tǒng)對信號采集的 需求，實(shí)時(shí)性好，實(shí)用性高。
[0028] 4)本發(fā)明實(shí)現(xiàn)帶時(shí)間基準(zhǔn)信號的巨幀數(shù)據(jù)包在插板間和設(shè)備間的高速數(shù)據(jù)傳輸， 為故障錄波裝置或網(wǎng)絡(luò)報(bào)文裝置數(shù)據(jù)分析提供準(zhǔn)確的數(shù)據(jù)信息，大大提高了數(shù)據(jù)傳輸?shù)乃?度和故障判定的準(zhǔn)確度。
【附圖說明】
[0029] 圖1是本發(fā)明所述帶時(shí)間基準(zhǔn)輸出的多功能FPGA采集單元的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0030] 下面結(jié)合附圖對本發(fā)明作進(jìn)一步說明：
[0031 ]如圖1所示，本發(fā)明一種帶時(shí)間基準(zhǔn)輸出的多功能FPGA采集單元，F(xiàn)PGA采集單元的 信號輸入端接收變電站中各類信號，F(xiàn)PGA采集單元的信號輸出端與嵌入式工控機(jī)的信號輸 入端連接，F(xiàn)PGA采集單元包括接收模塊、數(shù)據(jù)處理模塊、時(shí)間處理模塊和信號控制模塊，接 收模塊的信號輸入端接收所述變電站中的各類信號，接收模塊的信號輸出端與數(shù)據(jù)處理模 塊的信號輸入端連接，數(shù)據(jù)處理模塊的信號輸出端與嵌入式工控機(jī)的信號輸入端連接，數(shù) 據(jù)處理模塊的狀態(tài)信號輸出端通過信號控制模塊與嵌入式工控機(jī)的狀態(tài)信號輸入端連接， 時(shí)間處理模塊的時(shí)間基準(zhǔn)輸出端分別與接收模塊、數(shù)據(jù)處理模塊和信號控制模塊的時(shí)間基 準(zhǔn)輸入端連接。
[0032]變電站中的各類信號為傳統(tǒng)變電站中的模擬量、開關(guān)量信號和智能變電站中的 SV、G00SE、FT3報(bào)文信號，接收模塊包括AD轉(zhuǎn)換電路、光電隔離電路和報(bào)文接收電路，報(bào)文接 收電路輸入端設(shè)置有光纖接口，模擬量信號與AD轉(zhuǎn)換電路的輸入端連接，開