檢測電源電壓突波方法以及單芯片集成電路裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明有關(guān)于檢測單忍片集成電路裝置的錯(cuò)誤操作，W及特別有關(guān)于檢測單忍片 集成電路裝置中的電源電壓突波。
【背景技術(shù)】
[0002] 某些類型的單忍片集成電路裝置包括一個(gè)或多個(gè)用W監(jiān)控裝置的操作狀況的模 擬檢測電路，W檢測裝置是否操作于特定界限外。其中，操作狀況包括電源電壓或者內(nèi)部電 壓、溫度W及時(shí)鐘速率。當(dāng)檢測到錯(cuò)誤狀況時(shí)，模擬檢測電路將單忍片娃裝置設(shè)置為關(guān)機(jī)或 者重置的狀態(tài)W避免裝置的不正確操作或者對使用中的裝置或者系統(tǒng)造成損害。
[0003] 由于界限太窄可能會使檢測電路產(chǎn)生假觸發(fā)（false trigger)，W及界限太寬可 能會使檢測電路過于無響應(yīng)（overly nonresponsive)，因此建立操作狀況界限為具有挑戰(zhàn) 性的。
[0004] 改善監(jiān)測裝置檢測電路的操作狀況的目的是為降低假觸發(fā)W及無響應(yīng)的風(fēng)險(xiǎn)。

【發(fā)明內(nèi)容】
陽〇化]本發(fā)明提供了一種檢測電源電壓突波方法W及單忍片集成電路裝置，解決現(xiàn)有技 術(shù)中界限太窄可能會使檢測電路產(chǎn)生假觸發(fā)（false trigger), W及界限太寬可能會使檢 測電路過于無響應(yīng)（overly nonresponsive)的問題。
[0006] 本發(fā)明一實(shí)施例提出一種檢測提供至單忍片集成電路的電源電壓的突波的方法， 其中單忍片集成電路具有各種操作模式，檢測電源電壓突波方法包括：一第一操作模式步 驟，于操作模式中選擇第一操作模式W操作所述單忍片集成電路裝置；一配置可配置檢測 闊值步驟，響應(yīng)于第一模式操作步驟，根據(jù)第一操作模式配置一可配置檢測闊值W作為分 別對應(yīng)于一個(gè)或多個(gè)操作模式的多個(gè)檢測闊值的一者；W及一監(jiān)測電源電壓步驟，監(jiān)測電 源電壓，當(dāng)電源電壓不符合于可配置檢測闊值時(shí)，監(jiān)測為一突波。
[0007] 本發(fā)明另一實(shí)施例提供一種檢測提供至單忍片集成電路的電源電壓的突波的方 法，其中單忍片集成電路具有多個(gè)操作模式，檢測電源電壓突波方法包括：于一讀取、抹除 或者編程操作模式中操作所述單忍片集成電路裝置；響應(yīng)于上述操作模式，配置一可配置 低檢測闊值W作為對應(yīng)于讀取操作模式的第一低檢測闊值，配置另一可配置低檢測闊值作 為對應(yīng)于抹除或者編程操作模式的一第二低檢測闊值；響應(yīng)于上述操作模式，配置一可配 置高檢測闊值W作為對應(yīng)于讀取操作模式的第一高檢測闊值，配置另一可配置高檢測闊值 作為對應(yīng)于抹除或者編程操作模式的一第二高檢測闊值；W及監(jiān)測電源電壓，當(dāng)電源電壓 不符合于可配置低檢測闊值或者不符合于可配置高檢測闊值時(shí)，則監(jiān)測為一突波。
[0008] 本發(fā)明另一實(shí)施例提供一種具有多個(gè)操作模式的單忍片集成電路裝置，包括：多 個(gè)功能電路，用W分別操作于多個(gè)操作模式中；控制邏輯，用W提供控制信號W指示目前所 致能的多個(gè)操作模式的一者；W及一電源電壓闊值檢測電路，用W配置分別對應(yīng)于一個(gè)或 多個(gè)操作模式的任意一個(gè)或多個(gè)檢測闊值，電源電壓監(jiān)測電路禪接至控制邏輯，用W響應(yīng) 控制信號，當(dāng)目前所致能的多個(gè)操作模式的一有電源電壓不符合檢測闊值的一者時(shí)，提供 一輸出警示。
[0009] 本發(fā)明提供了一種檢測電源電壓突波方法W及單忍片集成電路裝置，改善監(jiān)測裝 置檢測電路的操作狀況，降低假觸發(fā)W及無響應(yīng)的風(fēng)險(xiǎn)。
【附圖說明】
[0010] 圖1為一示例性自適應(yīng)電源電壓突波檢測器的各種信號的示意圖。
[0011] 圖2顯示圖1所示的突波檢測器的各種操作的波形圖。
[0012] 圖3顯示利用自適應(yīng)電源電壓突波檢測所設(shè)定W及重設(shè)圖1所示的自適應(yīng)突波檢 測器的低電源電壓W及高電源電壓警示的理想時(shí)序波形圖。
[0013] 圖4為圖1所示的自適應(yīng)突波檢測器的示例性范例的電路圖。
[0014] 圖5顯示圖1所示的自適應(yīng)突波檢測器的一示例性操作步驟的流程圖。
[0015] 圖6為示例性安全單忍片集成電路裝置的示意圖。
[0016] 圖7為示例性非安全單忍片集成電路裝置的示意圖。
[0017] 符號說明：
[0018] 10、50、103~自適應(yīng)突波檢測器；
[0019] 100~安全單忍片集成電路裝置；
[0020] 101~電壓調(diào)節(jié)器；
[0021] 102~內(nèi)部參考值；
[0022] 104~模擬檢測器；
[0023] 105~重置化及中斷；
[0024] 106~處理單元和/或控制邏輯； 陽0巧]107~時(shí)序產(chǎn)生器；
[00%] 108~破壞檢測器；
[0027] 109~輸入/輸出控制器； 陽02引 110~服務(wù)模塊；
[0029] 111~存儲器陣列；
[0030] 112~安全功能； 陽03U 12~或口；
[0032] 200~單忍片集成電路裝置；
[0033] 30、42~高電壓突波；
[0034] 31-32、34-37 ~行； 陽03引 33~波形；
[0036] 38、39、41~低電壓突波；
[0037] 40~理想時(shí)序波形；
[0038] 43-48~時(shí)間點(diǎn)；
[0039] 60~低闊值檢測器；
[0040] 61、63 ~電阻；
[0041] 62 ~M0S陽T;
[0042] 64、65、71、72 ~串聯(lián)電阻；
[0043] 66、74~差動放大器；
[0044] 67、75 ~円鎖；
[0045] 68、78~延遲電路；
[0046] 69、79、84 ~與口；
[0047] 70~高闊值檢測器；
[0048] 73~參考電壓；
[0049] 80~開機(jī)不穩(wěn)定校正電路；
[0050] 82~反相器；
[0051] 90-96 ~步驟；
[0052] CMOS REF、Vref 度GR)~參考電壓；
[0053] DET_READY~就緒輸出信號；
[0054] GD_EN~突波檢測器致能信號； 陽化5] GD_RE沈T~重置信號；
[0056] HVcc_ALARM~高電壓警示；
[0057] HVcc_THRES冊LD~高闊值信號； 陽05引 HVcc~最高闊值；
[0059] LVcc_ALARM~低電壓警示； W60] LVee_THRES冊LD~低闊值信號； |；0061] LVec~最低闊值；
[0062] P0R~重開機(jī)信號；
[0063] Vcc~電源電壓。
【具體實(shí)施方式】
[0064] 單忍片集成電路裝置可包括一個(gè)或多個(gè)各種類型的非易失數(shù)字存儲器陣列（例 如ffiPROM、快閃W及SRAM)，W及相關(guān)電路（例如緩沖器、暫存器、控制邏輯、定址電路W及 電荷累）。根據(jù)功能需求，裝置還可包括其他電路，例如處理器、輸入/輸出控制器、模擬/ 數(shù)字W及數(shù)字/模擬轉(zhuǎn)換器、重置W及中斷電路、現(xiàn)場可編程邏輯口陣列、和/或其他電路。 集成電路裝置還可包括電源電壓突波檢測器，用W檢測不正確的瞬態(tài)電源電壓條件。有利 地，根據(jù)裝置的操作模式或者根據(jù)裝置所接收的特定輸入所得知的裝置的特定部分自適應(yīng) 地配置電源電壓突波檢測器的檢測闊值。其中特定輸入包括指令、中斷、控制信號等等。舉 例來說，電源電壓突波檢測器具有自適應(yīng)低電壓闊值，上述自適應(yīng)低電壓闊值根據(jù)集成電 路裝置中快閃存儲器陣列的操作模式的功能不同而改變。上述裝置的最小電源電壓可設(shè)定 為1.62伏特，W及電源電壓監(jiān)測器具有適用于許多常見操作（包括存儲器讀取操作）的一 預(yù)設(shè)最低電壓闊值1. 4伏特化22的電壓界限）。然而，對某些可能造成低于1. 4伏特的電 壓突波的操作而言（例如存儲器編程或者抹除操作），若最低闊值并未自適應(yīng)地調(diào)整，則可 能錯(cuò)誤地觸發(fā)保護(hù)狀態(tài)，因此最低電壓闊值將會暫時(shí)降低至1. 3伏特化32的電壓界限）。 1.3伏特W及1.4伏特的闊值電平僅用W作為一范例，而實(shí)際上闊值根據(jù)不同的因素（例如 過程、電壓W及溫度（PVT)的變化影響W及內(nèi)部電流的消耗影響）而設(shè)定。 W65] 圖1為