一種基于fpga的頻率計(jì)及頻率測量方法
【技術(shù)領(lǐng)域】
[0001 ]本申請涉及信號測量技術(shù)領(lǐng)域，更具體地說，涉及一種基于FPGA的頻率計(jì)及頻率測量方法。
【背景技術(shù)】
[0002]頻率測量貫穿于人們的日常生活、工作以及科學(xué)研究等領(lǐng)域中，是最基本的參數(shù)之一。隨著科學(xué)技術(shù)的不斷發(fā)展和社會(huì)的需求，特別是在無線通信領(lǐng)域以及電子技術(shù)領(lǐng)域中，人們對于頻率測量精度的要求越來越高?，F(xiàn)今主流的對頻率的高精度測量通常采用時(shí)間測量法，將待測信號分頻至較低頻率獲得分頻信號，對若干個(gè)分頻信號周期進(jìn)行粗時(shí)間和細(xì)時(shí)間的時(shí)間間隔測量;然后結(jié)合總分頻倍數(shù)計(jì)算獲得待測信號周期，最后通過求待測信號周期倒數(shù)的方法獲得待測信號的頻率。其中，對于細(xì)時(shí)間測量的精度的提升，是得到提高待測信號的頻率測量精度的關(guān)鍵。
[0003]現(xiàn)有技術(shù)中通常由定制的專用集成電路(Applicat1n Specific IntegratedCircuit，ASIC)或現(xiàn)場可編程門陣列(Field — Programmable Gate Array，F(xiàn)PGA)作為核心芯片實(shí)現(xiàn)具有頻率測量功能的頻率計(jì)，通過采用模擬內(nèi)插法或延時(shí)線內(nèi)插法或游標(biāo)法等實(shí)現(xiàn)細(xì)時(shí)間時(shí)間間隔的精確測量;其中基于ASIC實(shí)現(xiàn)的頻率計(jì)采用模擬內(nèi)插法和游標(biāo)法等對細(xì)時(shí)間間隔的測量精度要高于基于FPGA實(shí)現(xiàn)的頻率計(jì)采用的延時(shí)線內(nèi)插法。但是定制ASIC實(shí)現(xiàn)頻率測量的頻率計(jì)相較于基于FPGA設(shè)計(jì)實(shí)現(xiàn)頻率測量的頻率計(jì)開發(fā)周期長，電路設(shè)計(jì)復(fù)雜，成本高。因此，如何提高基于FPGA的頻率計(jì)的頻率測量精度成為研發(fā)人員努力的方向之一O

【發(fā)明內(nèi)容】

[0004]為解決上述技術(shù)問題，本發(fā)明提供了一種基于FPGA的頻率計(jì)及頻率測量方法，以實(shí)現(xiàn)提高基于FPGA的頻率計(jì)的頻率測量精度的目的。
[0005]為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明實(shí)施例提供了如下技術(shù)方案:
[0006]一種基于FPGA的頻率計(jì)，所述頻率計(jì)包括:時(shí)鐘源、上位機(jī)、分頻整形單元及處理單元；
[0007]所述時(shí)鐘源與所述處理單元的時(shí)鐘信號輸入端連接，用于為所述處理單元提供時(shí)鐘信號；
[0008]所述分頻整形單元用于接收外界原始信號，并對其以第一分頻倍數(shù)進(jìn)行分頻處理后獲得待測?目號；
[0009]所述處理單元用于利用所述時(shí)鐘信號生成的工作時(shí)鐘信號作為時(shí)鐘基準(zhǔn)，對待測信號以第二分頻倍數(shù)進(jìn)行分頻處理得到分頻信號，并對所述分頻信號周期利用時(shí)間測量法，以與所述分頻信號上升沿相對應(yīng)的待測信號上升沿為對象，進(jìn)行多次細(xì)時(shí)間測量得到測量結(jié)果和一次粗時(shí)間測量獲得第一時(shí)間值，結(jié)合所述第一分頻倍數(shù)和第二分頻倍數(shù)計(jì)算所述外界原始信號的頻率，并將所述外界原始信號的頻率向所述上位機(jī)傳送；
[0010]所述處理單元設(shè)置于現(xiàn)場可編程門陣列FPGA中。
[0011]優(yōu)選的，所述處理單元包括時(shí)鐘模塊、分頻模塊、管理模塊、粗計(jì)數(shù)模塊、細(xì)時(shí)間測量模塊、運(yùn)算處理模塊及通訊模塊;其中，
[0012]所述時(shí)鐘模塊用于接收所述時(shí)鐘信號，對所述時(shí)鐘信號進(jìn)行處理后獲得工作時(shí)鐘信號，所述工作時(shí)鐘信號作為所述管理模塊、粗計(jì)數(shù)模塊、細(xì)時(shí)間測量模塊及運(yùn)算處理模塊的時(shí)鐘基準(zhǔn)；
[0013]所述管理模塊用于為所述細(xì)時(shí)間測量模塊、粗計(jì)數(shù)模塊、運(yùn)算處理模塊和通訊模塊提供控制功能和用于為所述細(xì)時(shí)間測量模塊提供選擇控制信號及測量次數(shù)控制信號；
[0014]所述分頻模塊用于對所述待測信號進(jìn)行分頻處理獲得分頻信號，所述分頻信號周期即為所述時(shí)間測量法測量的時(shí)間間隔，所述分頻信號為該測量的開始控制信號；
[0015]所述細(xì)時(shí)間測量模塊用于利用所述待測信號、分頻信號、選擇控制信號及測量次數(shù)控制信號生成使能信號向所述粗計(jì)數(shù)模塊及管理模塊傳送，并對與分頻信號上升沿相對應(yīng)的待測信號上升沿在每個(gè)分頻信號周期內(nèi)進(jìn)行多次細(xì)時(shí)間測量，并將測量結(jié)果發(fā)送給所述運(yùn)算處理模塊；
[0016]所述粗計(jì)數(shù)模塊用于結(jié)合所述使能信號、工作時(shí)鐘信號及管理模塊的控制，對待測信號在每個(gè)分頻信號周期內(nèi)進(jìn)行一次粗時(shí)間測量獲得第一時(shí)間值，并將其傳送給所述運(yùn)算處理模塊；
[0017]所述運(yùn)算處理模塊用于接收所述第一時(shí)間值及多次細(xì)時(shí)間測量的測量結(jié)果，并結(jié)合所述分頻整形單元的第一分頻倍數(shù)和所述分頻模塊的第二分頻倍數(shù)計(jì)算獲得所述外界原始信號的頻率，并將其通過所述通訊模塊向所述上位機(jī)傳送；
[0018]所述第二分頻倍數(shù)等于閘門時(shí)間內(nèi)所述待測信號的上升沿?cái)?shù)目。
[0019]優(yōu)選的，所述運(yùn)算處理模塊用于接收所述第一時(shí)間值及多次細(xì)時(shí)間測量的測量結(jié)果，并結(jié)合所述分頻整形單元的第一分頻倍數(shù)和所述分頻模塊的第二分頻倍數(shù)計(jì)算獲得所述外界原始信號的頻率包括:
[0020]所述運(yùn)算處理模塊接收到所述第一時(shí)間值及多次細(xì)時(shí)間測量的測量結(jié)果后，對所述多次細(xì)時(shí)間測量的測量結(jié)果進(jìn)行運(yùn)算獲得第二時(shí)間值，利用所述第一時(shí)間值及第二時(shí)間值計(jì)算獲得一個(gè)分頻信號周期內(nèi)與分頻信號前沿相對應(yīng)的待測信號前沿時(shí)刻，并結(jié)合與該分頻信號周期相鄰的分頻信號周期內(nèi)與分頻信號前沿相對應(yīng)的待測信號前沿時(shí)刻進(jìn)行計(jì)算，獲得所述分頻信號周期;將所述分頻信號周期除以所述第一分頻倍數(shù)和第二分頻倍數(shù)獲得所述待測信號的周期，并對所述待測信號的周期進(jìn)行取倒數(shù)運(yùn)算，獲得所述外界原始信號的頻率。
[0021]優(yōu)選的，所述細(xì)時(shí)間測量模塊包括:震蕩環(huán)、D觸發(fā)器組、第二D觸發(fā)器和譯碼器;所述震蕩環(huán)包括多路選擇器，延時(shí)鏈和反相器;其中，
[0022]所述多路選擇器為一個(gè)兩路的選擇器，其第一信號輸入端用于接收所述待測信號，控制信號輸入端用于接收所述選擇控制信號，所述多路選擇器的信號輸出端與所述延時(shí)鏈的信號輸入端連接，所述延時(shí)鏈的信號輸出端與所述反相器的信號輸入端連接，所述反相器的信號輸出端與所述多路選擇器的第二信號輸入端連接，所述多路選擇器用于在所述選擇控制信號的控制下控制進(jìn)入所述延時(shí)鏈的信號；
[0023]所述延時(shí)鏈用于對接收到的待測信號進(jìn)行延時(shí)傳輸，由FPGA內(nèi)部加法器的進(jìn)位鏈構(gòu)成，進(jìn)位鏈各個(gè)單元之間的非線性延時(shí)由碼密度法進(jìn)行標(biāo)定，每個(gè)延遲單元后端都具有抽頭；
[0024]所述反相器用于將延時(shí)鏈輸出的待測信號邊沿狀態(tài)進(jìn)行翻轉(zhuǎn)，使得信號上升沿在兩次經(jīng)過反相器后回到原來狀態(tài)，當(dāng)所述多路選擇器在所述選擇控制信號的控制下將第二信號輸入端接到輸出端時(shí)，其形成延時(shí)鏈-反相器-多路選擇器-延時(shí)鏈的震蕩環(huán)，待測信號上升沿在震蕩環(huán)中傳輸，相鄰兩個(gè)上升沿到達(dá)延時(shí)鏈的時(shí)間差，即為信號的振蕩周期；
[0025]所述D觸發(fā)器組包括多個(gè)D觸發(fā)器，其信號輸入端依次與延時(shí)鏈各個(gè)延時(shí)單元后端的抽頭連接，時(shí)鐘端接收所述工作時(shí)鐘信號，從而在工作時(shí)鐘上升沿到來時(shí)鎖存延時(shí)鏈狀態(tài);信號輸出端與譯碼器連接，用于將鎖存的狀態(tài)發(fā)送給譯碼器進(jìn)行譯碼處理;所述D觸發(fā)器組的首個(gè)D觸發(fā)器為第一 D觸發(fā)器，所述第一 D觸發(fā)器的信號輸出端同時(shí)連接于所述第二 D觸發(fā)器輸入端;所述第一 D觸發(fā)器向所述第二 D觸發(fā)器輸出第一信號;對所述第二 D觸發(fā)器的輸出信號進(jìn)行取非運(yùn)算以后獲得第二信號，所述第一信號、第二信號與所述分頻信號及測量次數(shù)控制信號進(jìn)行與邏輯運(yùn)算獲得所述使能信號并向所述譯碼器及粗計(jì)數(shù)模塊傳送；
[0026]所述譯碼器用于在所述使能信號的觸發(fā)下，對所述鎖存結(jié)果進(jìn)行譯碼處理，獲得所述測量結(jié)果；
[0027]所述D觸發(fā)器組和譯碼器，即用于在待測信號前沿進(jìn)入延時(shí)鏈后，在使能信號的控制下，將其在延時(shí)鏈中的位置信息轉(zhuǎn)換為細(xì)時(shí)間測量結(jié)果。
[0028]優(yōu)選的，所述多次細(xì)時(shí)間測量通過形成所述震蕩環(huán)，采用多次測量法實(shí)現(xiàn)，其中:
[0029]所述震蕩環(huán)在所述待測信號通過所述多路選擇器第一信號輸入端進(jìn)入所述延時(shí)鏈后，通過改變所述多路選擇器控制信號輸入端的選擇控制信號，將所述多路選擇器的第二信號輸入端接入所述延時(shí)鏈，使得從所述延時(shí)鏈輸出的待測信號經(jīng)過所述反相器翻轉(zhuǎn)狀態(tài)和所述多路選擇器后再次進(jìn)入延時(shí)鏈，所述待測信號上升沿經(jīng)過兩次翻轉(zhuǎn)狀態(tài)后重新變?yōu)樯仙剌斎氲窖訒r(shí)鏈中，所述譯碼器在所述使能信號的控制下，進(jìn)行譯碼得到細(xì)時(shí)間測量結(jié)果，即可實(shí)現(xiàn)在一個(gè)分頻信號周期內(nèi)，對于同一個(gè)待測信號上升沿進(jìn)行多次細(xì)時(shí)間測量，然后經(jīng)過計(jì)算得到更加精確的細(xì)時(shí)間測量結(jié)果，此即進(jìn)一步提升測量精度的多次測量法。
[0030]優(yōu)選的，所述粗計(jì)數(shù)模塊用于結(jié)合所述使能信號、工作時(shí)鐘信號及管理模塊的控制，對待測信號在每個(gè)分頻信號周期內(nèi)進(jìn)行一次粗時(shí)間測量獲得第一時(shí)間值，并將其傳送給所述運(yùn)算處理模塊包括:
[0031]所述粗計(jì)數(shù)模塊在所述管理模塊的控制下開始工作，在每個(gè)分頻信號周期內(nèi)對所述工作時(shí)鐘信號的上升沿進(jìn)行計(jì)數(shù)獲得計(jì)數(shù)結(jié)果，將所述計(jì)數(shù)結(jié)果與所述工作時(shí)鐘信號的周期進(jìn)行乘積運(yùn)算獲得所述第一時(shí)間值，并在檢測到所述使能信號為高電平時(shí)將所述第一時(shí)間值向所述運(yùn)算處理模塊發(fā)送。
[0032]優(yōu)選的，所述粗計(jì)數(shù)模塊為工作在所述系統(tǒng)工作時(shí)鐘基準(zhǔn)下的計(jì)數(shù)器。
[0033]優(yōu)選的，所述時(shí)鐘源為原子鐘或晶體振蕩器。
[0034]—種頻率測量方法，應(yīng)用于上述任一實(shí)施例所述的頻率計(jì)，所述頻率測量方法包括:
[0035]通過上位機(jī)向所述頻率計(jì)的處理單元發(fā)送指令，開始對外界原始信號進(jìn)行頻率測量；