一種應(yīng)用于mtem發(fā)送機(jī)的全波形電壓及電流記錄裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于信息記錄設(shè)備領(lǐng)域，具體涉及一種應(yīng)用于MTEM發(fā)送機(jī)的全波形電壓及電流記錄裝置。
【背景技術(shù)】
[0002]對(duì)于我國(guó)這樣一個(gè)礦產(chǎn)資源豐富的大國(guó)，勘察并合理開(kāi)采我國(guó)礦產(chǎn)資源非常重要，電法(包括傳導(dǎo)類和感應(yīng)類電法)是用于金屬礦勘查的重要方法;巖礦石的導(dǎo)電性、介電性和導(dǎo)磁性是電法勘探所利用的主要物理參數(shù)。目前，這些電法勘探方法存在的最突出問(wèn)題是勘探地區(qū)干擾嚴(yán)重，而抗干擾最直接的辦法是加大場(chǎng)源發(fā)射功率、擴(kuò)大收發(fā)距(傳導(dǎo)類電法)和降低觀測(cè)信號(hào)頻率(感應(yīng)類電法)，其結(jié)果是信噪比改善不明顯而且增加了勘探成本，因而不可能滿足深部金屬礦勘查的需要，所以必需研究既能節(jié)約勘探成本，又能提高勘探效果的電法勘探尚新技術(shù)。
[0003]多通道瞬變電磁法(Mult1-channelTransient Electromagnetic Method，MTEM)與傳統(tǒng)的瞬變電磁法技術(shù)不同，MTEM的工作模式為:1)采用接地導(dǎo)線源形式;2)采用源信號(hào)PRBSCPseudo Random Binary Sequence，偽隨機(jī)碼)；3)采用陣列式觀測(cè)方式;4)采用一個(gè)發(fā)射機(jī)發(fā)射，陣列式接收的形式。整個(gè)排列沿著測(cè)線移動(dòng)，源和接收機(jī)之間的中心點(diǎn)作為MTEM探測(cè)的記錄點(diǎn)；5)測(cè)量大地脈沖響應(yīng)電壓，同時(shí)測(cè)量發(fā)射電流；6)類似于地震反射方法，通過(guò)反褶積和微分得到大地脈沖響應(yīng)的時(shí)間導(dǎo)數(shù)，整理成共中心點(diǎn)道集，并將結(jié)果以共偏移剖面顯示；7)采用與地震方法相似的資料解釋技術(shù)；8)實(shí)現(xiàn)對(duì)地下深部油氣目標(biāo)體(2000m-4000m)的定位。
[0004]目前國(guó)內(nèi)MTEM儀器還存在需要解決的問(wèn)題，如石英鐘同步不精確、發(fā)射電流下降沿非線性且有振蕩、發(fā)射電流下降沿時(shí)間不能自動(dòng)調(diào)整或不可自測(cè)、配套探頭研制困難、抗干擾能力不夠強(qiáng)、儀器存在內(nèi)噪聲等問(wèn)題。因此，改善儀器的發(fā)射波形、完善噪聲抑制技術(shù)和時(shí)鐘同步技術(shù)、發(fā)展弱信號(hào)檢測(cè)技術(shù)以及實(shí)現(xiàn)儀器與裝置良好匹配等方面是當(dāng)前研究的主要方向。

【發(fā)明內(nèi)容】

[0005]為了解決目前國(guó)內(nèi)MTEM儀器存在的技術(shù)缺陷，本發(fā)明提供一種用于監(jiān)測(cè)大功率MTEM發(fā)射機(jī)的全波形電壓及電流記錄裝置。所述全波形記錄裝置能夠?qū)﹄妷汉碗娏鞣謩e以低速和高速實(shí)施雙通道共四路信號(hào)的高精度采集，整機(jī)能夠?qū)崿F(xiàn)長(zhǎng)時(shí)間穩(wěn)定、可靠的數(shù)據(jù)米集。
[0006]為解決上述問(wèn)題，本發(fā)明采用以下技術(shù)方案:
一種應(yīng)用于MTEM發(fā)送機(jī)的全波形電壓及電流記錄裝置，包括硬件部分和軟件部分，其特征在于:所述裝置的硬件部分包括前端調(diào)理電路、數(shù)據(jù)采集電路、高精度原子鐘電路、以FPGA為核心的主控電路、供電電路和PC上位機(jī)，所述前端調(diào)理電路一端與MTEM發(fā)送機(jī)相連接，另一端與所述數(shù)據(jù)采集電路相連接;所述數(shù)據(jù)采集電路一端與所述前端調(diào)理電路相連接，另一端與所述以FPGA為核心的主控電路相連接;所述以FPGA為核心的主控電路與所述數(shù)據(jù)采集電路、高精度原子鐘電路和PC上位機(jī)相連接;所述供電電路與所述前端調(diào)理電路、數(shù)據(jù)采集電路、以FPGA為核心的主控電路和高精度原子鐘電路相連接;所述裝置的軟件部分包括FPGA內(nèi)的HDL程序、USB芯片固件程序、MSP430馴服原子鐘程序和PC上位機(jī)程序。
[0007]所述前端調(diào)理電路包括電壓調(diào)理電路和電流調(diào)理電路;所述電壓調(diào)理電路包括分壓模塊和電壓放大模塊;所述分壓模塊一端與所述MTEM發(fā)送機(jī)的高電壓輸入端相連接，另一端與所述電壓放大模塊相連接;所述電壓放大模塊包括低速電壓儀用放大模塊和高速電壓儀用放大模塊;所述低速電壓儀用放大模塊一端與所述分壓模塊相連接，另一端與所述電壓數(shù)據(jù)采集電路的滯回比較電路和低速電壓數(shù)據(jù)采集電路相連接;所述高速電壓儀用放大模塊一端與所述分壓模塊相連接，另一端與所述電壓數(shù)據(jù)采集電路的高速電壓采集電路相連接;所述電流調(diào)理電路包括取樣模塊和電流放大模塊，所述取樣模塊一端與所述MTEM發(fā)送機(jī)的大電流輸入端相連接，另一端與所述電流放大模塊相連接;所述電流放大模塊包括低速電流儀用放大模塊和高速電流儀用放大模塊，所述低速電流儀用放大模塊一端與所述分流模塊相連接，另一端與所述電流數(shù)據(jù)采集電路的低速電流采集電路相連接;所述高速電流儀用放大模塊一端與所述分流模塊相連接，另一端與所述電流數(shù)據(jù)采集電路的高速電流采集電路相連接。
[0008]所述數(shù)據(jù)采集電路包括電壓數(shù)據(jù)采集電路和電流數(shù)據(jù)采集電路。所述電壓數(shù)據(jù)采集電路包括低速電壓數(shù)據(jù)采集電路、高速電壓數(shù)據(jù)采集電路、滯回比較電路和電壓數(shù)據(jù)采集電路光耦隔離模塊，所述滯回比較電路一端與所述低速電壓儀用放大模塊相連接，另一端與所述電壓數(shù)據(jù)采集電路光耦隔離模塊相連接;所述低速電壓數(shù)據(jù)采集電路包括單端轉(zhuǎn)差分模塊和低速電壓采集模塊;所述單端轉(zhuǎn)差分模塊一端與所述低速電壓儀用放大模塊相連接，另一端與所述低速電壓采集模塊相連接;所述低速電壓采集模塊一端與所述單端轉(zhuǎn)差分模塊相連接，另一端與所述電壓數(shù)據(jù)采集電路光耦隔離模塊相連接;所述高速電壓數(shù)據(jù)采集電路包括放大模塊、加法電路和高速電壓采集模塊;所述放大模塊一端與所述高速電壓儀用放大模塊相連接，另一端與所述加法電路相連接;所述加法電路一端與所述放大模塊相連接，另一端與所述高速電壓采集模塊相連接;所述高速電壓采集模塊一端與所述加法電路相連接，另一端與所述電壓數(shù)據(jù)采集電路光耦隔離模塊相連接;所述電壓數(shù)據(jù)采集電路光耦隔離模塊一端與所述滯回比較模塊、低速電壓采集模塊和高速電壓采集模塊相連接，另一端與所述以FPGA為核心的主控電路相連接。
[0009]所述電流數(shù)據(jù)采集電路包括低速電流數(shù)據(jù)采集電路、高速電流數(shù)據(jù)采集電路和電流數(shù)據(jù)采集電路光耦隔離模塊;所述低速電流數(shù)據(jù)采集電路包括單端轉(zhuǎn)差分模塊和低速電流采集模塊;所述單端轉(zhuǎn)差分模塊一端與所述低速電流儀用放大模塊相連接，另一端與所述低速電流采集模塊相連接;所述低速電流采集模塊一端與所述單端轉(zhuǎn)差分模塊相連接，另一端與所述電流數(shù)據(jù)采集電路光耦隔離模塊相連接;所述高速電流數(shù)據(jù)采集電路包括比例放大電路和高速電流采集模塊;所述比例放大電路一端與所述高速儀用放大模塊相連接，另一端與所述高速電流采集模塊相連接;所述高速電流采集模塊一端與所述比例放大電路相連接，另一端與所述電流數(shù)據(jù)采集電路光耦隔離模塊相連接;所述電流數(shù)據(jù)采集電路光耦隔離模塊一端與所述低速電流采集模塊和高速電流采集模塊相連接，另一端與所述以FPGA為核心的主控電路相連接。所述低速采集模塊采用△ -Σ型模數(shù)轉(zhuǎn)換器，以滿足持續(xù)低速采集要求;所述高速采集模塊采用流水線型模數(shù)轉(zhuǎn)換器，以滿足間隔高速采集要求。
[0010]所述高精度原子鐘電路包括單片機(jī)、GPS模塊、原子鐘模塊、JTAG下載口、USB配置接口以及主控板接口。所述單片機(jī)通過(guò)串口 I與原子鐘模塊相連接，通過(guò)串口 2與GPS模塊相連接;所述單片機(jī)與所述JTAG下載接口相連接;所述GPS模塊通過(guò)串口與所述單片機(jī)相連接，通過(guò)PPS管腳與所述原子鐘模塊相連接;所述主控板接口與所述采集電路相連接;所述USB配置接口與所述以FPGA為核心的主控電路相連接;所述原子鐘模塊通過(guò)串口與所述單片機(jī)相連接，通過(guò)PPS管腳與所述GPS模塊相連接，所述單片機(jī)和所述原子鐘模塊經(jīng)主控板接口與所述以FPGA為核心的主控電路相連接。
[0011]所述以FPGA為核心的主控電路包括主控核心板與主控連接板兩部分，所述兩個(gè)部分相互連接，所述主控核心板由FPGA及外部存儲(chǔ)器組成，所述存儲(chǔ)器包括SDRAM和串行FLASH，所述SDRAM和所述串行FLASH與所述FPGA相連接;所述主控連接板包括電源接口模塊、高速USB芯片模塊、485及藍(lán)牙模塊、時(shí)鐘接口模塊、電壓模擬板接口模塊、電流模擬板接口模塊、JTAG下載電路模塊和測(cè)試信號(hào)輸入接口模塊，所述主控連接板通過(guò)所述電源接口模塊與電源相連接，通過(guò)所述時(shí)鐘接口模塊與所述高速原子時(shí)鐘電路相連接，通過(guò)所述電流模擬板接口模塊與所述電流數(shù)據(jù)采集電路光耦隔離模塊相連接，通過(guò)所述電壓模擬板接口模塊與所述電壓數(shù)據(jù)采集電路光耦隔離模塊相連接，通過(guò)所述高速USB芯片模塊與所述PC上位機(jī)相連接，通過(guò)所述JTAG下載電路模塊下載配置參數(shù)，通過(guò)所述測(cè)試信號(hào)輸入接口模塊引入測(cè)試信號(hào)。
[0012]所述供電電路與所述前端調(diào)理電路、數(shù)據(jù)采集電路、高精度原子鐘電路和以FPGA為核心的主控電路相連接，為各電路或模塊供電。
[0013]所述PC上位機(jī)通過(guò)高速USB接