基于dds的四通道寬帶雷達(dá)信號(hào)源的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于高頻雷達(dá)信號(hào)源技術(shù)領(lǐng)域，具體涉及一種基于DDS的四通道寬帶雷達(dá)信號(hào)源。
【背景技術(shù)】
[0002]理論研宄和實(shí)踐表明，雷達(dá)的性能及其四抗能力和雷達(dá)信號(hào)帶寬及形式緊密相關(guān)。例如，為了提高測距精度和距離分辨力，對目標(biāo)進(jìn)行成像識(shí)別，要求雷達(dá)發(fā)射的信號(hào)具有大的帶寬、時(shí)寬乘積一一寬脈沖內(nèi)附加線性調(diào)頻或非線性調(diào)頻信號(hào)，以避開干擾頻譜，有效對抗瞄準(zhǔn)式干擾等。因此研宄寬帶雷達(dá)信號(hào)產(chǎn)生技術(shù)對提高雷達(dá)性能有著重要的意義。
[0003]目前，在合成孔徑雷達(dá)(SAR)中使用最多的是線性調(diào)頻信號(hào)(LFM)，其傳統(tǒng)的產(chǎn)生方法是模擬技術(shù)。直接數(shù)字合成技術(shù)(direct digital synthesis，DDS)是隨著數(shù)字集成電路的發(fā)展而出現(xiàn)，并迅速走向?qū)嵱玫囊环N頻率合成新方法，利用DDS長生LFM，具有頻率分辨率高(可達(dá)Hz、MHz )、頻率轉(zhuǎn)換時(shí)間短(可達(dá)ns量級(jí))、寬的輸出頻率相對帶寬、任意波形輸出能力以及程控靈活等優(yōu)點(diǎn)，因此DDS在雷達(dá)信號(hào)領(lǐng)域獲得了廣泛的應(yīng)用，也有一些有關(guān)此方面的研宄，例如陳澤宗的《多通道多頻高頻地波雷達(dá)DDS數(shù)字信號(hào)源的設(shè)計(jì)》，但是DDS在雷達(dá)應(yīng)用上仍然存在通道局限性大、成本高、系統(tǒng)靈活性不足等缺陷。

【發(fā)明內(nèi)容】

[0004]對上述問題，本實(shí)用新型的目的是提供一種基于DDS的四通道寬帶雷達(dá)信號(hào)源，本實(shí)用新型可以實(shí)現(xiàn)寬工作頻帶、連續(xù)相位變化、高頻率分辨率、可輸出任意波形且可調(diào)。
[0005]本實(shí)用新型的目的通過以下技術(shù)方案實(shí)現(xiàn):
[0006]一種基于DDS的四通道寬帶雷達(dá)信號(hào)源，其特征在于:該雷達(dá)信號(hào)源包括FPGA電路、DDS處理電路、DAC轉(zhuǎn)換器和電源，所述FPGA電路通過串口和網(wǎng)口與輸入電路連接，F(xiàn)PGA電路通過四通道與四路DDS處理電路連接；四路DDS處理電路分別與DAC轉(zhuǎn)換器連接；FPGA電路和DDS處理電路與電源連接。
[0007]本實(shí)用新型中，F(xiàn)PGA電路中接收串口、網(wǎng)口數(shù)據(jù)，通過LMB總線和OPB總線進(jìn)行系統(tǒng)連接，對端口映射、存儲(chǔ)空間映射、屬性映射參數(shù)設(shè)置，并將數(shù)據(jù)經(jīng)過四通道分配到不同通道，通過GP1輸出標(biāo)準(zhǔn)信號(hào)。
[0008]DDS處理電路包括依次連接的頻率控制字、相位累加器、正弦查詢表、D/A轉(zhuǎn)換器和低通濾波器。
[0009]本實(shí)用新型以YA-DDS-1001型號(hào)DDS模塊為核心，包括時(shí)鐘頻率2GHz和3GHz四通道，其中2GHz時(shí)鐘頻率可控制在DC?900MHz，1.1GHz?1.9GHz，2.1GHz?2.9GHz范圍；3GHz時(shí)鐘頻率可控制在DC?1.4GHz，1.6GHZ?2.9GHz范圍，置頻時(shí)間優(yōu)于50ns，雜散電平< -53dBc (窄帶時(shí)優(yōu)于-70dBc)，諧波電平< -53dBc?？梢詫?shí)現(xiàn)寬工作頻帶、連續(xù)相位變化、高頻率分辨率、可輸出任意波形且可調(diào)等特點(diǎn)。
[0010]本實(shí)用新型工作模式包括:單頻點(diǎn)模式、掃頻模式、混頻模式等。由串/網(wǎng)口輸入電路、現(xiàn)場可編程門陣列(field programmable gate array，F(xiàn)PGA)電路、DDS處理電路組成。上述四通道寬帶信號(hào)產(chǎn)生由輸入信息處理、串口和網(wǎng)口控制電路、FPGA電路、DDS處理電路、DAC轉(zhuǎn)換器順次連接。通過控制邏輯產(chǎn)生的頻率字、相位字、幅度字來控制DDS模塊產(chǎn)生波形。本實(shí)用新型可以靈活配置多種頻率掃描波形輸出。
[0011]所述串口、網(wǎng)口配置可以同時(shí)配置全部四路DDS寄存器，當(dāng)需要配置多路DDS寄存器時(shí)，首先配置通用寄存器，激活想要配置的DDS通道。比如要配置第一和第二路DDS，則配置對應(yīng)寄存器值。在激活DDS通道后，根據(jù)通道寄存器列表的地址對通道寄存器進(jìn)行配置，每次配置通道寄存器時(shí)，同一個(gè)地址和值，可同時(shí)寫入之前激活的DDS通道。在進(jìn)行多路DDS操作時(shí)，一次配置中只能配置相同地址和值到各DDS通道中，若要對不同通道DDS配置不同的值，則需要采用單路DDS配置方式。
[0012]其中頻率掃描率寄存器用于控制頻率掃描中相鄰兩頻點(diǎn)變化的時(shí)間間隔，反映的是頻率掃描的速度。頻率掃描間隔時(shí)間由式確定，t即為頻率掃描間隔時(shí)間，TSYNC_CLK為掃描定時(shí)器時(shí)鐘周期，SYNC_CLK為同步時(shí)鐘，其與系統(tǒng)時(shí)鐘的關(guān)系為，即系統(tǒng)時(shí)鐘的4分頻時(shí)鐘。SRR為頻率掃描率寄存器，取值為1~。頻率掃描率寄存器分為向上掃描率寄存器和向下掃描率寄存器，分別控制頻率向上向下掃描的掃描間隔時(shí)間。向上掃描表示從低頻點(diǎn)向高頻點(diǎn)掃描，向下掃描表示從高頻點(diǎn)向低頻點(diǎn)掃描。
[0013]所述FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這一概念，利用小型查找表來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)1/0，構(gòu)成基本邏輯單元模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間與I/O間的聯(lián)接方式。
[0014]FPGA工作流程如下:系統(tǒng)首先初始化系統(tǒng)，接收串口 /網(wǎng)口數(shù)據(jù)，儲(chǔ)存在SRAM中。通過LMB總線和OPB總線進(jìn)行系統(tǒng)連接，對端口映射、存儲(chǔ)空間映射、屬性映射等參數(shù)設(shè)置，再通過GP1輸出標(biāo)準(zhǔn)信號(hào)，表明數(shù)據(jù)處理算法的開始于結(jié)束，將數(shù)據(jù)分配到四路通道中。
[0015]所述DDS系統(tǒng)由頻率控制字、相位累加器、正弦查詢表、D/A轉(zhuǎn)換器和低通濾波器組成。參考時(shí)鐘為高穩(wěn)定度的晶體振蕩器，其輸出用于同步DDS各組成部分的工作；相位累加器進(jìn)行數(shù)據(jù)合并；累加寄存器累加頻率控制字，相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率；正弦查詢表尋址得出正弦波信號(hào)。
[0016]本實(shí)用新型的特點(diǎn)是:
[0017]1.寬工作頻帶。根據(jù)Nyquist定律，只要輸出信號(hào)的最高頻率分辨率分量小于或等于fclk/2就可以實(shí)現(xiàn)。
[0018]2.連續(xù)相位變化。改變DDS輸出頻率，實(shí)際上改變的是每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。
[0019]3.高頻率分辨率。若時(shí)鐘頻率不變，DDS頻率分辨率僅由相位累加器位數(shù)來決定，也就是理論上的值越大，就可以得到足夠高的頻率分辨率。
[0020]4.可輸出任意波形且可調(diào)。只要ROM中所存的幅值滿足并且嚴(yán)格遵守Nyquist定律，即可得到輸出波形。
[0021]5.便攜式。尺寸規(guī)格為124_x76xl8mm，僅為小筆記本大小，方便攜帶。
[0022]6.節(jié)約成本，可以產(chǎn)生四路信號(hào)。
【附圖說明】
[0023]圖1是本實(shí)用新型的整體結(jié)構(gòu)框圖；
[00