一種基于頻率測量法的cpld頻率計的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種基于頻率測量法實現(xiàn)的數(shù)字頻率計，具體是一種采用CPLD控制器進(jìn)行頻率計數(shù)的頻率計，屬于測控技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在電子工程、資源勘探、儀器儀表等相關(guān)應(yīng)用中，頻率測量使用非常普遍，數(shù)字頻率計也是工程技術(shù)人員必不可少的測量工具。
[0003]數(shù)字頻率計的測量原理通常分為兩種:測頻法和測周期法。測頻法就是在確定的閘門時間Tg內(nèi)，記錄被測信號的變化周期數(shù)(或脈沖個數(shù))Nx，則被測信號的頻率為:fx =Nx/Tgo測周期法需要有標(biāo)準(zhǔn)信號的頻率fs，在待測信號的一個周期Tx內(nèi)，記錄標(biāo)準(zhǔn)頻率的周期數(shù)Ns，則被測信號的頻率為:fx = fs/Nso這兩種方法的計數(shù)值會產(chǎn)生±1個字誤差，并且測試精度與計數(shù)器中記錄的數(shù)值Nx或Ns有關(guān)。為了保證測試精度，一般對于低頻信號采用測周期法，對于高頻信號采用測頻法。
[0004]無論是基于哪種測量原理實現(xiàn)測量，現(xiàn)有技術(shù)中數(shù)字頻率計的設(shè)計通常存在兩種不同的技術(shù)方案:以單片機為核心芯片進(jìn)行測量，或者以可編程邏輯器件為核心進(jìn)行測量。以為單片機為核心進(jìn)行測量，由于單片機在邏輯運算、智能控制方面，具有較好的特性，因此系統(tǒng)軟硬件設(shè)計都較簡單，調(diào)試容易，但是由于單片機工作可靠性低，某些情況下瞬間的復(fù)位也會造成嚴(yán)重后果，因此系統(tǒng)測量穩(wěn)定性不高，測量精度的提高受限。目前，采用較多的方案還是以可編程邏輯器件，也就是CPLD或者FPGA為控制核心實現(xiàn)測量，這種方式雖然系統(tǒng)工作穩(wěn)定性高，測量精度高，但是采用CPLD進(jìn)行測控也存在弊端:主要是CPLD在智能控制方面不夠靈活，這就導(dǎo)致CPLD內(nèi)部邏輯設(shè)計復(fù)雜度高，除了需要設(shè)計常規(guī)的計數(shù)單元外還需要設(shè)計測頻控制模塊，鎖存器，顯示譯碼等模塊，特別是對測頻控制模塊的設(shè)計要求較高，因此增大了設(shè)計難度。
【實用新型內(nèi)容】
[0005]針對現(xiàn)有技術(shù)存在的上述不足，本實用新型的目的是:怎樣提供一種系統(tǒng)工作穩(wěn)定性強，測量精度高，并且設(shè)計難度小，調(diào)試容易的基于頻率測量法的CPLD頻率計。
[0006]為了實現(xiàn)上述目的，本實用新型采用了以下的技術(shù)方案。
[0007]一種基于頻率測量法的CPLD頻率計，其特征在于:包括單片機和CPLD控制器，所述單片機通過SPI串行通信接口與CPLD控制器實現(xiàn)電連接:單片機的第一輸入輸出口與CPLD控制器的第一輸入輸出口相連接，連接線記為從設(shè)備數(shù)據(jù)輸入線SDI ;單片機的第二輸入輸出口與CPLD控制器的第二輸入輸出口相連接，連接線記為從設(shè)備數(shù)據(jù)輸出線SDO ；單片機的第四輸入輸出口與CPLD控制器的第四輸入輸出口相連接，連接線記為時鐘信號線SCLK ;單片機的第四輸入輸出口與CPLD控制器的第四輸入輸出口相連接，連接線記為從設(shè)備使能信號線CS ;
[0008]所述CPLD控制器包括可控計數(shù)器單元和并串轉(zhuǎn)換單元，所述可控計數(shù)器單元具有計數(shù)使能端，計數(shù)時鐘端和計數(shù)輸出端；所述可控計數(shù)器單元的計數(shù)使能端與所述從設(shè)備數(shù)據(jù)輸入線SDI相連接；所述可控計數(shù)器單元的計數(shù)時鐘端為被測信號輸入端；所述可控計數(shù)器單元的計數(shù)輸出端與并串轉(zhuǎn)換單元的輸入端相連接，并串轉(zhuǎn)換單元的輸出端與從設(shè)備數(shù)據(jù)輸出線SDO相連接。
[0009]進(jìn)一步的，所述CPLD控制器為EPM7032S芯片。
[0010]相比現(xiàn)有技術(shù)，本實用新型具有如下優(yōu)點:
[0011]本實用新型中，單片機和CPLD控制器之間采用SPI串行通信接口進(jìn)行電連接，實現(xiàn)了單片機和CPLD之間的通信，單片機作為主設(shè)備可以通過從設(shè)備數(shù)據(jù)輸入線SDI向可控計數(shù)器單元的計數(shù)使能端發(fā)送閘門時間信號，而內(nèi)部計數(shù)測量則由CPLD利用其豐富的內(nèi)部數(shù)字邏輯資源實現(xiàn)，由于是純數(shù)字電路硬件實現(xiàn)，工作狀況穩(wěn)定，CPLD內(nèi)部計數(shù)單元的計數(shù)輸出則經(jīng)內(nèi)部并串轉(zhuǎn)換單元轉(zhuǎn)換為串行信號后通過從設(shè)備數(shù)據(jù)輸出線SDO傳輸至單片機，單片機將數(shù)據(jù)轉(zhuǎn)換為用于顯示屏顯示的頻率值，這就又充分利用了單片機在智能運算方面的優(yōu)勢。
[0012]因此與現(xiàn)有技術(shù)中以單一的CPLD或者FPGA為控制核心實現(xiàn)測量，內(nèi)部邏輯設(shè)計復(fù)雜，調(diào)試?yán)щy的現(xiàn)狀相比，本實用新型具有設(shè)計難度小，調(diào)試容易的優(yōu)點。
[0013]而與現(xiàn)有技術(shù)中采用單一的單片機作為核心進(jìn)行測量，由于單片機系統(tǒng)本身特性決定了系統(tǒng)工作穩(wěn)定性相對純硬件電路差的狀況相比，本實用新型具有系統(tǒng)工作穩(wěn)定性強，測量精度高的優(yōu)點。
【附圖說明】
[0014]圖1為本實用新型的電路結(jié)構(gòu)圖；
【具體實施方式】
[0015]下面結(jié)合附圖和【具體實施方式】對本實用新型作進(jìn)一步詳細(xì)說明。
[0016]單片機控制系統(tǒng)在測量領(lǐng)域有著廣泛的應(yīng)用，由于本實用新型是基于單片機控制系統(tǒng)這一傳統(tǒng)硬件構(gòu)架進(jìn)行改進(jìn)實現(xiàn)其技術(shù)目的的，因此首先簡單闡述單片機控制系統(tǒng)的基本工作原理以及其在測量等應(yīng)用領(lǐng)域的局限性。單片機控制系統(tǒng)的核心部分是以單片機芯片的最小系統(tǒng)，也即是包括單片機、時鐘電路和復(fù)位電路三部分，單片機通常具有16個輸入輸出端口管腳，在硬件設(shè)計上通常最小系統(tǒng)會與大量數(shù)字芯片相配合實現(xiàn)各種功能，這種硬件構(gòu)架往往存在測量精度低，穩(wěn)定性差，并且使用大量數(shù)字芯片實現(xiàn)某些單片機不容易實現(xiàn)的功能，因此PCB板的面積和布線難度都會增大，并且設(shè)計可靠性和設(shè)計效率都會受到限制。
[0017]如圖1所示，本實用新型一種基于頻率測量法的CPLD頻率計采用如下硬件構(gòu)架:
[0018]本實用新型頻率計包括:單片機和CPLD控制器，單片機通過SPI串行通信接口與CPLD控制器實現(xiàn)電連接。
[0019]實現(xiàn)上述通信連接的基礎(chǔ)是:單片機作為一種智能控制芯片可以模擬SPI控制時序，今而實現(xiàn)單片機SPI總線向CPLD控制器發(fā)送數(shù)據(jù)和命令來控制CPLD內(nèi)部數(shù)字邏輯單元，具體電路連接關(guān)系是:單片機的第一輸入輸出口與CPLD控制器的第一輸入輸出口相連接，連接線記為從設(shè)備數(shù)據(jù)輸入線SDI ;單片機的第二輸入輸出口與CPLD控制器的第二輸入輸出口相連接，連接線記為從設(shè)備數(shù)據(jù)輸出線SDO ;單片機的第四輸入輸出口與CPLD控制器的第四輸入輸出口相連接，連接線記為時鐘信號線SCLK ;單片機的第四輸入輸出口與CPLD控制器的第四輸入輸出口相連接，連接線記為從設(shè)備使能信號線CS。
[0020]總之單片機的四個輸入輸出口與CPLD控制器的四個輸入輸出口分別對應(yīng)相連接，由單片機產(chǎn)生SPI工作時序?qū)崿F(xiàn)單片機與CPLD控制器之間的SPI通信接口，從而完成兩者之間數(shù)據(jù)的傳輸。
[0021]具體的單片機可選用MCS51系列，CPLD控制器可采用EPM7032S型CPLD控制器實現(xiàn)。