本技術(shù)涉及高精度時(shí)間間隔測(cè)量，特別是涉及一種基于fpga(field-programmable?gatearray，現(xiàn)場(chǎng)可編程門陣列)的多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器、系統(tǒng)及其信號(hào)處理方法。

背景技術(shù)：

1、時(shí)間數(shù)字轉(zhuǎn)換器(time-to-digital?converter，tdc)能夠?qū)r(shí)間間隔信息轉(zhuǎn)化為高分辨率的數(shù)字信號(hào)，在航空航天、深空探測(cè)、地質(zhì)測(cè)繪、醫(yī)學(xué)成像、雷達(dá)掃描等領(lǐng)域具有廣泛應(yīng)用前景。現(xiàn)行廣泛運(yùn)用的高精度時(shí)間數(shù)字轉(zhuǎn)換器普遍采用在fpga中部署延遲鏈(tapped?delay?line，tdl)的方法實(shí)現(xiàn)，其通過測(cè)量?jī)蓚€(gè)信號(hào)的上升沿之間的時(shí)間間隔，完成定時(shí)測(cè)量工作。

2、如圖1和圖2所示，tdl型tdc的基本結(jié)構(gòu)由兩個(gè)部分構(gòu)成：一是一個(gè)運(yùn)行在系統(tǒng)時(shí)鐘頻率下的系統(tǒng)時(shí)鐘周期計(jì)數(shù)器，其在每一個(gè)系統(tǒng)時(shí)鐘上升沿到來時(shí)刻計(jì)數(shù)加一，并在待測(cè)信號(hào)到來時(shí)刻的下一個(gè)系統(tǒng)時(shí)鐘周期中輸出計(jì)數(shù)結(jié)果，這個(gè)計(jì)數(shù)結(jié)果乘以系統(tǒng)時(shí)鐘周期即為系統(tǒng)時(shí)鐘上升沿時(shí)刻，稱為粗時(shí)間。二是一條通過多個(gè)延遲單元級(jí)連形成的延遲鏈，延遲鏈負(fù)責(zé)直接接收待測(cè)信號(hào)，當(dāng)待測(cè)信號(hào)到來時(shí)，待測(cè)信號(hào)直接進(jìn)入延遲鏈中進(jìn)行傳播，直到下一個(gè)系統(tǒng)時(shí)鐘上升沿到來時(shí)刻，系統(tǒng)時(shí)鐘上升沿觸發(fā)d觸發(fā)器序列對(duì)延遲鏈中各個(gè)延遲單元的抽頭值進(jìn)行采樣鎖存，由于待測(cè)信號(hào)經(jīng)過每個(gè)延遲單元都需要一個(gè)固定的延遲時(shí)間，并且待測(cè)信號(hào)經(jīng)過每個(gè)延遲單元都會(huì)導(dǎo)致延遲單元的抽頭值產(chǎn)生跳變，故可以通過觀測(cè)這個(gè)延遲鏈的采樣鎖存序列值來計(jì)算待測(cè)信號(hào)的延遲時(shí)間，即延遲鏈的采樣鎖存序列值唯一且確定的對(duì)應(yīng)一個(gè)待測(cè)信號(hào)的延遲時(shí)間，這個(gè)延遲時(shí)間就是待測(cè)信號(hào)上升沿時(shí)刻與下一個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻之間的時(shí)間間隔，由于延遲鏈的延遲時(shí)間遠(yuǎn)遠(yuǎn)小于系統(tǒng)時(shí)鐘周期，故延遲鏈測(cè)量得到的延遲時(shí)間的分辨率遠(yuǎn)遠(yuǎn)高于系統(tǒng)時(shí)鐘周期計(jì)數(shù)器測(cè)量得到的粗時(shí)間的分辨率，因此這個(gè)延遲時(shí)間稱為細(xì)時(shí)間。通過將系統(tǒng)時(shí)鐘周期計(jì)數(shù)器測(cè)量得到的粗時(shí)間減去延遲鏈測(cè)量得到的細(xì)時(shí)間，即可得到一個(gè)待測(cè)信號(hào)上升沿時(shí)刻的分辨率較高的數(shù)字定時(shí)信息，通過同樣的方法可以獲得另一個(gè)待測(cè)信號(hào)上升沿時(shí)刻的分辨率較高的數(shù)字定時(shí)信息。由于到來時(shí)刻較早的待測(cè)信號(hào)上升沿時(shí)刻代表時(shí)間間隔測(cè)量的起始時(shí)刻，到來時(shí)刻較晚的待測(cè)信號(hào)上升沿時(shí)刻代表時(shí)間間隔測(cè)量的結(jié)束時(shí)刻，故通過將時(shí)間數(shù)字轉(zhuǎn)換器測(cè)量得到的兩個(gè)待測(cè)信號(hào)上升沿時(shí)刻的數(shù)字定時(shí)信息進(jìn)行相減，即可得到所需的具有較高時(shí)鐘分辨率的定時(shí)測(cè)量結(jié)果。

3、在實(shí)際應(yīng)用中，考慮到開發(fā)周期、開發(fā)成本、應(yīng)用難度等方面的影響，tdl型tdc往往使用fpga進(jìn)行部署，其利用fpga中的現(xiàn)場(chǎng)可編譯邏輯資源來實(shí)現(xiàn)。而由于經(jīng)濟(jì)成本、開發(fā)周期等方面因素，fpga中硬件工藝制成往往選擇成熟工藝制成而非先進(jìn)工藝制成，導(dǎo)致器件延遲較大，故反映在部署延遲鏈時(shí)，導(dǎo)致系統(tǒng)時(shí)鐘頻率較大、系統(tǒng)時(shí)鐘周期較長(zhǎng)、延遲鏈各個(gè)延遲單元延遲較大、延遲單元間延遲差異大、系統(tǒng)一致性較差。因此，為了達(dá)到皮秒級(jí)的定時(shí)精度，需要采用多次測(cè)量平均的方法，多次測(cè)量平均的方法可以讓多次測(cè)量的結(jié)果不全部落在延遲巨大的延遲單元之中，即落在延遲較小的延遲單元中的測(cè)量結(jié)果可以有效的緩解延遲巨大的延遲單元帶來的測(cè)量不準(zhǔn)確度，顯著的縮小測(cè)量誤差。

4、現(xiàn)行的應(yīng)用多次測(cè)量平均方法的tdc有三種類型，一是多鏈測(cè)量平均型tdc(multi-chain?method?tdc)，二是多沿測(cè)量平均型tdc(wave?unionamethod?tdc)，三是多周期測(cè)量平均型tdc(wave?union?b?method?tdc)。

5、多鏈測(cè)量平均型tdc的結(jié)構(gòu)如圖3所示，其工作原理與tdl型tdc相同，其將待測(cè)信號(hào)同時(shí)引入多條延遲鏈中進(jìn)行傳播，獲得多個(gè)細(xì)時(shí)間測(cè)量結(jié)果，并以此獲得多個(gè)定時(shí)測(cè)量結(jié)果，將定時(shí)測(cè)量結(jié)果取平均即可獲得一個(gè)準(zhǔn)確度更高的定時(shí)測(cè)量結(jié)果，在當(dāng)前實(shí)踐中，該定時(shí)測(cè)量結(jié)果的rms(root?mean?square，均方根)分辨率可以達(dá)到皮秒量級(jí)。多鏈測(cè)量平均型tdc的多次測(cè)量數(shù)量與延遲鏈數(shù)量一致，為了完成多次測(cè)量的目的需要用到數(shù)量眾多的延遲鏈，這顯著的增加了硬件資源的消耗。

6、多沿測(cè)量平均型tdc的結(jié)構(gòu)如圖4所示，其工作原理是使用待測(cè)信號(hào)觸發(fā)一個(gè)具有多個(gè)邊沿(也可稱沿變沿)的信號(hào)序列在一條延遲鏈之中傳播，由于每個(gè)邊沿在延遲鏈中具有相同的傳播時(shí)間，通過分別測(cè)量這些邊沿在延遲鏈中的傳播位置，即可完成多次測(cè)量的目的。與多鏈測(cè)量平均型tdc相同，落在延遲時(shí)間較短的延遲單元中的邊沿可以降低落在延遲時(shí)間巨大的延遲單元中的邊沿帶來的定時(shí)不準(zhǔn)確度，以此可以達(dá)到皮秒級(jí)測(cè)量精度。由于多次測(cè)量次數(shù)的增加需要邊沿?cái)?shù)量增加，具有多個(gè)邊沿的信號(hào)序列具有一定的寬度，并且為了能夠讓電路序列可以識(shí)別每個(gè)邊沿，并編碼其具體延遲位置，因此會(huì)導(dǎo)致所需的延遲鏈長(zhǎng)度增加，才可以容納下具有多個(gè)邊沿的信號(hào)序列在其中進(jìn)行傳播，這會(huì)導(dǎo)致硬件資源消耗顯著增加、編碼難度與復(fù)雜度顯著提高。

7、多周期測(cè)量平均型tdc的結(jié)構(gòu)如圖5所示，其通過將待測(cè)信號(hào)引入一條延遲鏈中傳播，并設(shè)置一個(gè)返回通道將待測(cè)信號(hào)在接下來的幾個(gè)系統(tǒng)時(shí)鐘周期內(nèi)多次引入該條延遲鏈中進(jìn)行傳播，從而完成延遲定時(shí)，在接下來的幾個(gè)系統(tǒng)時(shí)鐘上升沿到來時(shí)刻，均對(duì)延遲鏈各個(gè)延遲單元的抽頭值進(jìn)行采樣鎖存，獲得待測(cè)信號(hào)在該時(shí)刻的傳播位置，該位置與一個(gè)細(xì)時(shí)間唯一對(duì)應(yīng)。每次的定時(shí)結(jié)果均增加一個(gè)固定的時(shí)間，該時(shí)間即為一個(gè)系統(tǒng)時(shí)鐘周期。由于該時(shí)間與待測(cè)信號(hào)通過一整條延遲鏈并通過返回通道再次進(jìn)入延遲鏈的延遲時(shí)間存在一定的差異，故每次采樣鎖存時(shí)，待測(cè)信號(hào)的上升沿會(huì)落在不同的延遲單元之中，故可以使用落在延遲時(shí)間較小的延遲單元的測(cè)量結(jié)果來減少測(cè)量誤差，達(dá)到皮秒級(jí)測(cè)量精度。由于這種方式的測(cè)量次數(shù)與反復(fù)測(cè)量所使用的系統(tǒng)時(shí)鐘周期數(shù)量一致，則這種方式會(huì)導(dǎo)致測(cè)量的死時(shí)間較長(zhǎng)，導(dǎo)致其不適合事例率較高的應(yīng)用場(chǎng)景。

8、為了解決測(cè)量精度與死時(shí)間、資源消耗之間的矛盾，需要發(fā)明設(shè)計(jì)一種具有多沿多周期測(cè)量能力的時(shí)間數(shù)字轉(zhuǎn)換器。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)的目的是提供一種多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器、系統(tǒng)及其信號(hào)處理方法，可解決測(cè)量精度與死時(shí)間、資源消耗之間的矛盾。

2、為實(shí)現(xiàn)上述目的，本技術(shù)提供了如下方案：

3、第一方面，本技術(shù)提供了一種多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器，所述多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器包括：

4、方波信號(hào)產(chǎn)生模塊，用于在接收到待測(cè)信號(hào)上升沿時(shí)，持續(xù)產(chǎn)生方波信號(hào)，直至待測(cè)信號(hào)上升沿到來時(shí)刻后第a個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻為止；所述方波信號(hào)為具有多個(gè)邊沿的信號(hào)，邊沿為上升沿或者下降沿；所述方波信號(hào)用于在延遲鏈模塊中的延遲鏈中傳播，使得延遲鏈中延遲單元的抽頭值發(fā)生跳變；a為大于1的正整數(shù)，每個(gè)系統(tǒng)時(shí)鐘周期內(nèi)的方波信號(hào)具有多個(gè)邊沿；

5、延遲鏈模塊，與方波信號(hào)產(chǎn)生模塊連接，用于接收方波信號(hào)，并在每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)延遲鏈中每一個(gè)延遲單元的抽頭值進(jìn)行采樣鎖存，得到每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)應(yīng)的采樣鎖存序列值；所述采樣鎖存序列值用于表征在每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻，方波信號(hào)中的每個(gè)邊沿在延遲鏈中的傳播位置；

6、數(shù)據(jù)處理模塊，與延遲鏈模塊連接，用于對(duì)每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)應(yīng)的采樣鎖存序列值進(jìn)行處理，確定待測(cè)信號(hào)上升沿的時(shí)刻。

7、第二方面，本技術(shù)提供了一種上述的多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器的信號(hào)處理方法，所述多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器的信號(hào)處理方法包括：

8、獲取每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)應(yīng)的采樣鎖存序列值；

9、對(duì)每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)應(yīng)的采樣鎖存序列值進(jìn)行處理，確定待測(cè)信號(hào)上升沿的時(shí)刻。

10、第三方面，本技術(shù)提供了一種時(shí)間間隔測(cè)量系統(tǒng)，所述時(shí)間間隔測(cè)量系統(tǒng)包括：時(shí)間間隔測(cè)量模塊和若干個(gè)上述的多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器；

11、當(dāng)包括一個(gè)多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器時(shí)，多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器用于分別確定開始待測(cè)信號(hào)上升沿的時(shí)刻和停止待測(cè)信號(hào)上升沿的時(shí)刻；時(shí)間間隔測(cè)量模塊，與多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器連接，用于計(jì)算開始待測(cè)信號(hào)上升沿的時(shí)刻和停止待測(cè)信號(hào)上升沿的時(shí)刻的差值，得到第二時(shí)間間隔；

12、當(dāng)包括兩個(gè)多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器時(shí)，分別記為第一時(shí)間數(shù)字轉(zhuǎn)換器和第二時(shí)間數(shù)字轉(zhuǎn)換器；第一時(shí)間數(shù)字轉(zhuǎn)換器用于確定開始待測(cè)信號(hào)上升沿的時(shí)刻；第二時(shí)間數(shù)字轉(zhuǎn)換器用于確定停止待測(cè)信號(hào)上升沿的時(shí)刻；時(shí)間間隔測(cè)量模塊，分別與第一時(shí)間數(shù)字轉(zhuǎn)換器和第二時(shí)間數(shù)字轉(zhuǎn)換器連接，用于計(jì)算開始待測(cè)信號(hào)上升沿的時(shí)刻和停止待測(cè)信號(hào)上升沿的時(shí)刻的差值，得到第二時(shí)間間隔。

13、根據(jù)本技術(shù)提供的具體實(shí)施例，本技術(shù)公開了以下技術(shù)效果：

14、本技術(shù)提供了一種多次測(cè)量平均型時(shí)間數(shù)字轉(zhuǎn)換器、系統(tǒng)及其信號(hào)處理方法，方波信號(hào)產(chǎn)生模塊用于在接收到待測(cè)信號(hào)上升沿時(shí)，持續(xù)產(chǎn)生方波信號(hào)，直至待測(cè)信號(hào)上升沿到來時(shí)刻后第a個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻為止，方波信號(hào)為具有多個(gè)邊沿的信號(hào)，其在延遲鏈模塊中的延遲鏈中傳播，使得延遲鏈中延遲單元的抽頭值發(fā)生跳變；延遲鏈模塊用于在每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)延遲鏈中每一個(gè)延遲單元的抽頭值進(jìn)行采樣鎖存，得到每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)應(yīng)的采樣鎖存序列值；數(shù)據(jù)處理模塊用于對(duì)每個(gè)系統(tǒng)時(shí)鐘上升沿時(shí)刻對(duì)應(yīng)的采樣鎖存序列值進(jìn)行處理，確定待測(cè)信號(hào)上升沿的時(shí)刻，本技術(shù)通過設(shè)置方波信號(hào)產(chǎn)生模塊，在多個(gè)系統(tǒng)時(shí)鐘周期內(nèi)均產(chǎn)生具有多個(gè)邊沿的方波信號(hào)，能夠融合多沿測(cè)量平均型tdc和多周期測(cè)量平均型tdc的優(yōu)勢(shì)，相較于多沿測(cè)量平均型tdc，在達(dá)到相同的測(cè)量次數(shù)的前提下，由于采用多個(gè)系統(tǒng)時(shí)鐘周期，故無需布置過多的邊沿，資源消耗少，相較于多周期測(cè)量平均型tdc，在達(dá)到相同的測(cè)量次數(shù)的前提下，由于每個(gè)系統(tǒng)時(shí)鐘周期都具有多個(gè)邊沿，故無需過多的系統(tǒng)時(shí)鐘周期，死時(shí)間少，同時(shí)結(jié)合多次測(cè)量提高測(cè)量精度，即本技術(shù)融合多沿多周期測(cè)量能力，保證容納多個(gè)邊沿的延遲鏈長(zhǎng)度較短，解決多沿測(cè)量平均型tdc帶來的延遲鏈較長(zhǎng)、資源消耗大的問題，同時(shí)可以顯著的減少測(cè)量所需的系統(tǒng)時(shí)鐘周期，減少系統(tǒng)的死時(shí)間，從而可解決測(cè)量精度與死時(shí)間、資源消耗之間的矛盾。