1.一種分布電壓網(wǎng)絡(luò)電路，其包括：
電壓分布源組件，其包括多個(gè)源節(jié)點(diǎn)；
分布負(fù)載電路，其包括多個(gè)電壓負(fù)載節(jié)點(diǎn)；
分布源分布網(wǎng)絡(luò)，其包括：
將所述多個(gè)源節(jié)點(diǎn)中的每一源節(jié)點(diǎn)互連到所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的對(duì)應(yīng)的電壓負(fù)載節(jié)點(diǎn)的多個(gè)電阻性互連件；及
多個(gè)電壓分接頭節(jié)點(diǎn)，其中每一電壓分接頭節(jié)點(diǎn)對(duì)應(yīng)于所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的電壓負(fù)載節(jié)點(diǎn)；及
電壓平均電路，其包括：
多個(gè)電阻性元件，所述多個(gè)電阻性元件中的每一電阻性元件包括：
輸入節(jié)點(diǎn)，其耦合到所述多個(gè)電壓分接頭節(jié)點(diǎn)中的對(duì)應(yīng)的電壓分接頭節(jié)點(diǎn)；及
輸出節(jié)點(diǎn)；及
電壓輸出節(jié)點(diǎn)，其耦合到所述多個(gè)電阻性元件中的每一電阻性元件的所述輸出節(jié)點(diǎn)，所述電壓輸出節(jié)點(diǎn)經(jīng)配置以提供所述分布負(fù)載電路中的平均電壓。
2.根據(jù)權(quán)利要求1所述的分布電壓網(wǎng)絡(luò)電路，其中所述多個(gè)電阻性元件中的每一電阻性元件包括電阻器。
3.根據(jù)權(quán)利要求1所述的分布電壓網(wǎng)絡(luò)電路，其中所述電壓平均電路進(jìn)一步包括：
按比例縮放電阻器，其耦合在接地源極與所述多個(gè)電阻性元件中的每一電阻性元件的所述輸出節(jié)點(diǎn)之間；且
所述按比例縮放電阻器經(jīng)配置以按比例縮放所述電壓輸出節(jié)點(diǎn)上的所述平均電壓。
4.根據(jù)權(quán)利要求1所述的分布電壓網(wǎng)絡(luò)電路，其進(jìn)一步包括多個(gè)晶體管，所述多個(gè)晶體管中的每一晶體管對(duì)應(yīng)于所述多個(gè)源節(jié)點(diǎn)中的源節(jié)點(diǎn)及所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的電壓負(fù)載節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求4所述的分布電壓網(wǎng)絡(luò)電路，其中所述多個(gè)晶體管中的每一晶體管具有大約相等的柵極寬度。
6.根據(jù)權(quán)利要求5所述的分布電壓網(wǎng)絡(luò)電路，其中所述電壓平均電路中的所述多個(gè)電阻性元件中的每一電阻性元件具有大約相等的電阻。
7.根據(jù)權(quán)利要求4所述的分布電壓網(wǎng)絡(luò)電路，其中所述多個(gè)晶體管中的至少兩個(gè)晶體管具有不同的柵極寬度。
8.根據(jù)權(quán)利要求7所述的分布電壓網(wǎng)絡(luò)電路，其中所述電壓平均電路中的所述多個(gè)電阻性元件中的每一電阻性元件具有基于對(duì)應(yīng)于所述對(duì)應(yīng)的電壓分接頭節(jié)點(diǎn)的所述電壓負(fù)載節(jié)點(diǎn)的晶體管的柵極寬度的電阻。
9.根據(jù)權(quán)利要求4所述的分布電壓網(wǎng)絡(luò)電路，其中所述多個(gè)晶體管中的每一晶體管包括n型金屬氧化物半導(dǎo)體NMOS晶體管。
10.根據(jù)權(quán)利要求4所述的分布電壓網(wǎng)絡(luò)電路，其中所述多個(gè)晶體管中的每一晶體管包括p型金屬氧化物半導(dǎo)體PMOS晶體管。
11.根據(jù)權(quán)利要求1所述的分布電壓網(wǎng)絡(luò)電路，其進(jìn)一步包括電壓調(diào)節(jié)器電路，所述電壓調(diào)節(jié)器電路包括：
第一輸入端，其耦合到參考電壓源；
第二輸入端，其耦合到所述電壓平均電路的所述電壓輸出節(jié)點(diǎn)；
輸出端，其耦合到所述分布源分布網(wǎng)絡(luò)；且
所述電壓調(diào)節(jié)器電路經(jīng)配置以調(diào)節(jié)提供到所述分布負(fù)載電路的電壓。
12.根據(jù)權(quán)利要求1所述的分布電壓網(wǎng)絡(luò)電路，其集成到集成電路IC中。
13.根據(jù)權(quán)利要求1所述的分布電壓網(wǎng)絡(luò)電路，其集成到選自由以下各者組成的群的裝置中：機(jī)頂盒、娛樂(lè)單元、導(dǎo)航裝置、通信裝置、固定位置數(shù)據(jù)單元、移動(dòng)位置數(shù)據(jù)單元、移動(dòng)電話、蜂窩電話、計(jì)算機(jī)、便攜式計(jì)算機(jī)、臺(tái)式計(jì)算機(jī)、個(gè)人數(shù)字助理PDA、監(jiān)視器、計(jì)算機(jī)監(jiān)視器、電視、調(diào)諧器、收音機(jī)、衛(wèi)星收音機(jī)、音樂(lè)播放器、數(shù)字音樂(lè)播放器、便攜式音樂(lè)播放器、數(shù)字視頻播放器、視頻播放器、數(shù)字視頻光盤(pán)DVD播放器，及便攜式數(shù)字視頻播放器。
14.一種分布電壓網(wǎng)絡(luò)電路，其包括：
裝置，其用于將源電壓經(jīng)由分布源分布網(wǎng)絡(luò)分布到多個(gè)電壓負(fù)載節(jié)點(diǎn)，其中所述分布源分布網(wǎng)絡(luò)包括將多個(gè)源節(jié)點(diǎn)的每一源節(jié)點(diǎn)互連到所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的對(duì)應(yīng)的電壓負(fù)載節(jié)點(diǎn)的多個(gè)電阻性互連件；
裝置，其用于在所述多個(gè)電壓負(fù)載節(jié)點(diǎn)處接收所述源電壓；
裝置，其用于經(jīng)由多個(gè)電壓分接頭節(jié)點(diǎn)的對(duì)應(yīng)的電壓分接頭節(jié)點(diǎn)確定存在于所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的每一電壓負(fù)載節(jié)點(diǎn)處的電壓；
裝置，其用于將存在于所述多個(gè)電壓分接頭節(jié)點(diǎn)中的每一電壓分接頭節(jié)點(diǎn)處的所述電壓提供到多個(gè)電阻性元件的對(duì)應(yīng)的電阻性元件；及
裝置，其用于將所述多個(gè)電阻性元件中的每一電阻性元件的輸出電壓提供到經(jīng)配置以提供跨越所述多個(gè)電壓負(fù)載節(jié)點(diǎn)的平均電壓的電壓輸出節(jié)點(diǎn)。
15.一種計(jì)算分布電壓網(wǎng)絡(luò)電路的平均電壓的方法，其包括：
將源電壓經(jīng)由分布源分布網(wǎng)絡(luò)分布到多個(gè)電壓負(fù)載節(jié)點(diǎn)，其中所述分布源分布網(wǎng)絡(luò)包括將多個(gè)源節(jié)點(diǎn)的每一源節(jié)點(diǎn)互連到所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的對(duì)應(yīng)的電壓負(fù)載節(jié)點(diǎn)的多個(gè)電阻性互連件；
在所述多個(gè)電壓負(fù)載節(jié)點(diǎn)處接收所述源電壓；
經(jīng)由多個(gè)電壓分接頭節(jié)點(diǎn)的對(duì)應(yīng)的電壓分接頭節(jié)點(diǎn)確定存在于所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的每一電壓負(fù)載節(jié)點(diǎn)處的電壓；
將存在于所述多個(gè)電壓分接頭節(jié)點(diǎn)中的每一電壓分接頭節(jié)點(diǎn)處的所述電壓提供到多個(gè)電阻性元件中的對(duì)應(yīng)的電阻性元件；及
將所述多個(gè)電阻性元件中的每一電阻性元件的輸出電壓提供到經(jīng)配置以提供跨越所述多個(gè)電壓負(fù)載節(jié)點(diǎn)的平均電壓的電壓輸出節(jié)點(diǎn)。
16.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括按比例縮放所述電壓輸出節(jié)點(diǎn)上的所述平均電壓。
17.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括調(diào)節(jié)在所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的每一電壓負(fù)載節(jié)點(diǎn)處所接收的所述電壓。
18.一種裸片上電流測(cè)量系統(tǒng)，其包括：
電壓源；
分布負(fù)載電路，其包括多個(gè)電壓負(fù)載節(jié)點(diǎn)；
多個(gè)共源共柵晶體管；
多個(gè)頭部開(kāi)關(guān)晶體管，其中所述多個(gè)頭部開(kāi)關(guān)晶體管中的每一頭部開(kāi)關(guān)晶體管耦合到所述電壓源；
多個(gè)鏡晶體管，其中所述多個(gè)鏡晶體管中的每一鏡晶體管耦合到所述電壓源；
分布源分布網(wǎng)絡(luò)，其包括：
多個(gè)頭部開(kāi)關(guān)電阻性互連件，其將所述多個(gè)頭部開(kāi)關(guān)晶體管中的每一頭部開(kāi)關(guān)晶體管互連到所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的對(duì)應(yīng)的電壓負(fù)載節(jié)點(diǎn)；
多個(gè)鏡電阻性互連件，其將所述多個(gè)鏡晶體管中的每一鏡晶體管互連到所述多個(gè)共源共柵晶體管中的對(duì)應(yīng)的共源共柵晶體管的源極；
多個(gè)頭部開(kāi)關(guān)電壓分接頭節(jié)點(diǎn)，其中每一頭部開(kāi)關(guān)電壓分接頭節(jié)點(diǎn)對(duì)應(yīng)于所述多個(gè)電壓負(fù)載節(jié)點(diǎn)中的電壓負(fù)載節(jié)點(diǎn)；及
多個(gè)鏡電壓分接頭節(jié)點(diǎn)，其中每一鏡電壓分接頭節(jié)點(diǎn)對(duì)應(yīng)于所述多個(gè)共源共柵晶體管中的共源共柵晶體管；
頭部開(kāi)關(guān)電壓平均電路，其包括：
多個(gè)電阻器，所述多個(gè)電阻器中的每一電阻器包括：
輸入節(jié)點(diǎn)，其耦合到所述多個(gè)頭部開(kāi)關(guān)電壓分接頭節(jié)點(diǎn)中的對(duì)應(yīng)的頭部開(kāi)關(guān)電壓分接頭節(jié)點(diǎn)；及
輸出節(jié)點(diǎn)；及
頭部開(kāi)關(guān)電壓輸出節(jié)點(diǎn)，其耦合到每一電阻器的所述輸出節(jié)點(diǎn)，所述頭部開(kāi)關(guān)電壓輸出節(jié)點(diǎn)經(jīng)配置以提供存在于所述分布負(fù)載電路中的平均頭部開(kāi)關(guān)電壓；
鏡電壓平均電路，其包括：
多個(gè)電阻器，所述多個(gè)電阻器中的每一電阻器包括：
輸入節(jié)點(diǎn)，其耦合到所述多個(gè)鏡晶體管中的對(duì)應(yīng)的鏡晶體管；及
輸出節(jié)點(diǎn)；及
鏡電壓輸出節(jié)點(diǎn)，其耦合到每一電阻器的所述輸出節(jié)點(diǎn)，所述鏡電壓輸出節(jié)點(diǎn)經(jīng)配置以提供存在于所述多個(gè)共源共柵晶體管中的平均鏡電壓；
耦合到感測(cè)電阻器的所述多個(gè)共源共柵晶體管中的每一共源共柵晶體管的漏極；
所述感測(cè)電阻器經(jīng)配置以將電壓提供到模/數(shù)轉(zhuǎn)換器ADC；
所述ADC經(jīng)配置以將來(lái)自所述感測(cè)電阻器的所述電壓轉(zhuǎn)換成表示所述分布負(fù)載電路的供電電流的數(shù)字信號(hào)；及
運(yùn)算放大器，其包括：
第一輸入端，其耦合到所述頭部開(kāi)關(guān)電壓輸出節(jié)點(diǎn)；
第二輸入端，其耦合到所述鏡電壓輸出節(jié)點(diǎn)；及
輸出節(jié)點(diǎn)，其耦合到對(duì)應(yīng)于所述多個(gè)共源共柵晶體管的柵極。
19.根據(jù)權(quán)利要求18所述的裸片上電流測(cè)量系統(tǒng)，其中所述頭部開(kāi)關(guān)電壓平均電路進(jìn)一步包括：
按比例縮放電阻器，其耦合在接地源極與所述頭部開(kāi)關(guān)電壓平均電路中的所述多個(gè)電阻器中的每一電阻器的輸出節(jié)點(diǎn)之間；且
所述按比例縮放電阻器經(jīng)配置以按比例縮放所述頭部開(kāi)關(guān)電壓輸出節(jié)點(diǎn)上的所述平均頭部開(kāi)關(guān)電壓。
20.根據(jù)權(quán)利要求18所述的裸片上電流測(cè)量系統(tǒng)，其中所述鏡電壓平均電路進(jìn)一步包括：
按比例縮放電阻器，其耦合在接地源極與所述鏡電壓平均電路中的所述多個(gè)電阻器中的每一電阻器的輸出節(jié)點(diǎn)之間；且
所述按比例縮放電阻器經(jīng)配置以按比例縮放所述鏡電壓輸出節(jié)點(diǎn)上的所述平均鏡電壓。
21.根據(jù)權(quán)利要求18所述的裸片上電流測(cè)量系統(tǒng)，其進(jìn)一步包括電壓調(diào)節(jié)器電路，所述電壓調(diào)節(jié)器電路包括：
第一輸入端，其耦合到參考電壓源；
第二輸入端，其耦合到所述頭部開(kāi)關(guān)電壓平均電路的所述頭部開(kāi)關(guān)電壓輸出節(jié)點(diǎn)；
輸出端，其耦合到所述多個(gè)頭部開(kāi)關(guān)晶體管中的每一頭部開(kāi)關(guān)晶體管的柵極及所述多個(gè)鏡晶體管中的每一鏡晶體管的柵極；且
所述電壓調(diào)節(jié)器電路經(jīng)配置以調(diào)節(jié)提供到所述分布負(fù)載電路的電壓。
22.根據(jù)權(quán)利要求18所述的裸片上電流測(cè)量系統(tǒng)，其中：
所述多個(gè)頭部開(kāi)關(guān)晶體管中的每一頭部開(kāi)關(guān)晶體管包括p型金屬氧化物半導(dǎo)體PMOS晶體管；且
所述多個(gè)鏡晶體管中的每一鏡晶體管包括PMOS晶體管。
23.根據(jù)權(quán)利要求22所述的裸片上電流測(cè)量系統(tǒng)，其中所述多個(gè)共源共柵晶體管中的每一共源共柵晶體管包括PMOS晶體管。
24.根據(jù)權(quán)利要求18所述的裸片上電流測(cè)量系統(tǒng)，其中所述分布負(fù)載電路包括處理器核心。
25.根據(jù)權(quán)利要求18所述的裸片上電流測(cè)量系統(tǒng)，其中所述分布負(fù)載電路包括高速緩沖存儲(chǔ)器。