本發(fā)明涉及鐵路通信信號領(lǐng)域列車超速防護系統(tǒng)的測試工裝，尤其是一種測試工裝的數(shù)字輸入輸出口擴容裝置。

背景技術(shù)：

隨著我國軌道交通的迅猛發(fā)展，列車運行速度不斷提高，對列車運行控制系統(tǒng)的要求越來越高。目前，客運專線和高鐵列車上已普遍安裝列車超速防護系統(tǒng)(Automatic Train Protection，簡稱ATP)，目前用于對ATP系統(tǒng)進行測試的測試工裝在ATP出廠時對整機、各系統(tǒng)，以及系統(tǒng)中的各個板卡分別進行測試。對于ATP系統(tǒng)中不同板卡(包括主機板、電源板、通信板、轉(zhuǎn)接板、輸入板、輸出板、機車信號通信板、記錄器板、模擬板等)的測試，由于ATP各板卡的性能、輸入輸出口(簡稱I/O口)各不相同，難以僅用一個設(shè)備對ATP系統(tǒng)中的所有不同板卡全部進行測試，比如測試ATP的主機板時該主機板作為host，相應地，測試工裝作為device，而在測試ATP的輸入板/輸出板時，則測試工裝作為host，而輸入板/輸出板作為device，這使得在測試不同板卡過程中，測試工裝的作用不同，這也是難以使用一套通用測試工裝測試所有ATP板卡的關(guān)鍵問題所在。

在ATP系統(tǒng)(或其各板卡)的測試過程中，通常由上位機(電腦或工控機)通過數(shù)據(jù)采集卡與測試工裝連接，再由測試工裝與下位機(ATP系統(tǒng)或其板卡)連接。在列車超速防護系統(tǒng)測試工裝的設(shè)計過程中，經(jīng)常遇到的實際問題是，數(shù)據(jù)采集卡與測試工裝連接的輸入輸出線的數(shù)量通常少于測試工裝與下位機連接的傳輸線的數(shù)量。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種測試工裝的數(shù)字輸入輸出口擴容裝置，可以擴展數(shù)據(jù)采集卡的輸入輸出線的數(shù)量使其滿足下位機的傳輸線的需要。

一種測試工裝的數(shù)字輸入輸出口擴容裝置，包括譯碼器、多個總線收發(fā)器、多個上行鎖存器；各上行鎖存器的輸入端分別與下位機連接，各總線收發(fā)器的輸入端分別與一個上行鎖存器的輸出端連接，各總線收發(fā)器的輸出端并聯(lián)并與數(shù)據(jù)采集卡連接；數(shù)據(jù)采集卡通過輸入輸出線分別與譯碼器的輸入端和總線收發(fā)器的輸出端連接；數(shù)據(jù)采集卡與譯碼器輸入端連接的輸入輸出線稱為地址線，數(shù)據(jù)采集卡與總線收發(fā)器的輸出端連接的輸入輸出線稱為數(shù)據(jù)線；譯碼器的至少一部分輸出端與各總線收發(fā)器的使能端一一對應連接；譯碼器能將其輸入端的M條地址線譯碼為其輸出端的2^M位地址，且使得所述2^M位地址中有且僅有一位地址為低電平，控制所有總線收發(fā)器在同一時刻至多僅有一個總線收發(fā)器能被導通。

優(yōu)選地，還可以由下位機通過多條控制線與各上行鎖存器的鎖存端分別一一對應連接。

優(yōu)選地，還可以包括多個下行鎖存器；數(shù)據(jù)采集卡的數(shù)據(jù)線是雙向數(shù)據(jù)線；輸出端并聯(lián)的總線收發(fā)器的輸出端與輸入端并聯(lián)的下行鎖存器的輸入端并聯(lián)并與數(shù)據(jù)采集卡的雙向數(shù)據(jù)線連接；每個上行鎖存器的輸入端分別與一個下行鎖存器的輸出端并聯(lián)并與下位機連接；

譯碼器的輸出端還包括下行輸出端，譯碼器的下行輸出端與各下行鎖存器的鎖存端通過反相器一一對應連接，控制下行鎖存器的鎖存端在同一時刻至多僅有一個下行鎖存器能被導通；數(shù)據(jù)采集卡還通過控制線與各下行鎖存器的使能端分別連接。

本發(fā)明的有益效果：本發(fā)明的測試工裝的數(shù)字輸入輸出口擴容裝置，在數(shù)據(jù)采集卡的輸入輸出線數(shù)量少于下位機傳輸線數(shù)量的情況下，能夠有效擴充數(shù)據(jù)采集卡的輸入輸出線總量，使其滿足實際測試過程中的下位機傳輸線的需求。

附圖說明

下面結(jié)合附圖及實施方式對本發(fā)明作進一步詳細的說明：

圖1是本發(fā)明一個實施例的測試工裝的數(shù)字輸入輸出口擴容裝置的結(jié)構(gòu)示意圖。

圖2a是本發(fā)明一個實施例的測試工裝的數(shù)字輸入輸出口擴容裝置的結(jié)構(gòu)示意圖。

圖2b是圖2a中一個基本組的示意圖。

圖2c是圖2a實施例的傳輸線向下位機傳輸數(shù)據(jù)和控制的示意圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明確，下面結(jié)合實施例以及附圖對本發(fā)明實施例中的技術(shù)方案做進一步詳細說明。顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部實施例。在此，本發(fā)明的示意性實施方式及其說明主要用于解釋本發(fā)明，但并不作為對本發(fā)明的限定。

本發(fā)明的一個實施例提供了一種測試工裝的數(shù)字輸入輸出口擴容裝置，用以說明數(shù)據(jù)采集卡從下位機獲取數(shù)據(jù)的過程，其結(jié)構(gòu)示意圖如圖1所示，包括譯碼器、多個總線收發(fā)器、多個上行鎖存器；上位機通過PCIe接口與數(shù)據(jù)采集卡(簡稱DAQ)連接；各上行鎖存器的輸入端分別與下位機的傳輸線連接，各總線收發(fā)器的輸入端分別與一個上行鎖存器的輸出端連接，各總線收發(fā)器的輸出端并聯(lián)并與數(shù)據(jù)采集卡連接(圖1中為8個總線收發(fā)器的輸出端(即總線收發(fā)器左端)并聯(lián)再與數(shù)據(jù)采集卡的數(shù)據(jù)線連接)；數(shù)據(jù)采集卡通過輸入輸出線(簡稱I/O線)分別與譯碼器的輸入端和總線收發(fā)器的輸出端連接；數(shù)據(jù)采集卡與譯碼器輸入端連接的輸入輸出線稱為地址線，數(shù)據(jù)采集卡與總線收發(fā)器的輸出端連接的輸入輸出線稱為數(shù)據(jù)線；譯碼器的至少一部分輸出端與各總線收發(fā)器的使能端(也稱OE端)一一對應連接；譯碼器能將其輸入端的M條地址線譯碼為其輸出端的2^M位地址，且使得所述2^M位地址中有且僅有一位地址為低電平，控制所有總線收發(fā)器在同一時刻至多僅有一個總線收發(fā)器能被導通。在圖1中即為譯碼器的8路輸出的地址分別連接8個總線收發(fā)器的OE端，控制8個總線收發(fā)器在同一時刻僅有一路的OE端為低電平從而使該總線收發(fā)器導通。

DAQ通過所述地址線與譯碼器的輸入端連接，比如圖1的實施例中使用了如表1所示的3條地址線與譯碼器連接。譯碼器能將其輸入端的M條地址線譯碼為其輸出端的2^M位地址，且使得所述2^M位地址中有且僅有一位地址為低電平，即表1、表2中相應于“僅為0的輸出”列的內(nèi)容，而同一時刻其余位均為高電平，以此對與其輸出端連接的電子元件進行唯一選擇和控制。譯碼器作為常用電子元件有3-8譯碼器、4-16譯碼器、5-32譯碼器等。本發(fā)明圖1所示的實施例中的譯碼器為3-8譯碼器，即圖1的實施例中的3-8譯碼器可以同時控制8個下行鎖存器。當然，本領(lǐng)域技術(shù)人員可以理解，基于本發(fā)明的思想采用不同的譯碼器的類型(比如4-16譯碼器或5-32譯碼器)或多個3-8譯碼器擴展成具有16個或32個地址的方式也能得到與本發(fā)明實施例類似的技術(shù)方案，根據(jù)M條地址線能夠最多控制2^M個下行鎖存器的原理，可以分別控制16個或32個下行鎖存器甚至更多的下行鎖存器，因此這些擴展的技術(shù)方案也應在本發(fā)明的保護范圍之內(nèi)。由譯碼器在同一時刻僅輸出一位低電平的特性，能夠在同一時刻控制僅有一個下行鎖存器能被導通。下行鎖存器的輸入端的I/O線數(shù)量應該與DAQ的數(shù)據(jù)線的數(shù)量相同，在本實施例中即也為8根。

表1 3地址線譯碼器真值表

表2 4地址線譯碼器真值表

鎖存器可用于緩存數(shù)據(jù)，首先將其使能端(OE端)置低電平導通鎖存器，此時將其鎖存端(也稱LE端)置成高電平，鎖存器輸入端的數(shù)據(jù)才能傳到其輸出端；然后將鎖存端置成低電平，此時鎖存器輸出端的數(shù)據(jù)將被保持不變，即LE端置低電平時鎖存器的輸出端數(shù)據(jù)不會因其輸入端數(shù)據(jù)的改變而改變，即實現(xiàn)了緩存數(shù)據(jù)的功能。

圖1的實施例中，8個總線收發(fā)器的輸出端并聯(lián)再與DAQ的8條數(shù)據(jù)線連接；而每個總線收發(fā)器的輸出端的數(shù)據(jù)線數(shù)量，與每個上行鎖存器的輸入端傳輸線(在本實施例的從下位機讀數(shù)據(jù)過程中即為輸入線)的數(shù)量，以及總線收發(fā)器與上行鎖存器之間的連接線的數(shù)量均相同。每個上行鎖存器均具有8根輸入線，即8個上行鎖存器(對應于8根數(shù)據(jù)線，加上3根地址線，共需要11根DAQ的I/O線)能接收下位機共8×8＝64根傳輸線的數(shù)據(jù)，從而實現(xiàn)了對輸入線擴容的功能。

DAQ的數(shù)據(jù)線也可以設(shè)定為16根，相應地，總線收發(fā)器和上行鎖存器的輸入端和輸出端也均為16位，此時，DAQ的24根I/O線除去用于數(shù)據(jù)線的16根和預留1根備用線外，還剩7根，最多可以控制2⁷＝128組總線收發(fā)器和上行鎖存器(由于該過程是下位機的數(shù)據(jù)通過上行鎖存器、總線收發(fā)器將數(shù)據(jù)傳輸給DAQ，因此每組總線收發(fā)器和上行鎖存器可稱為一條上行鏈路，128組總線收發(fā)器和上行鎖存器即128條并行的上行鏈路)，則這128個總線收發(fā)器的輸出端并聯(lián)再與DAQ的16條數(shù)據(jù)線連接，如前所述本實施例中的每條上行鏈路均具有16根輸出線，那么128條上行鏈路向下位機最多具有128×16＝2048根傳輸線，也就是說，只要下位機對外的傳輸線(包括下位機數(shù)據(jù)線、下位機地址線、下位機控制線)少于2048根，用本發(fā)明的具有24根I/O線的DAQ就能滿足要求。

可以通過下位機的控制線控制上行鎖存器的OE端置低電平或置高電平(圖1、圖2a中未畫出)，使其導通或關(guān)閉。當然也可以根據(jù)實際應用情況和需要，通過DAQ單獨的控制線或譯碼器輸出端的地址控制各上行鎖存器的OE端使其導通或關(guān)閉，或?qū)⑵浣y(tǒng)一置為低電平，使其處于一直導通的狀態(tài)，而不限于由下位機對其進行控制。

作為一個優(yōu)選實施例，下位機可以通過多條控制線與各上行鎖存器的鎖存端(LE端)分別一一對應連接。在上行鎖存器的使能端置低電平即導通的狀態(tài)下，根據(jù)上面對于鎖存器緩存數(shù)據(jù)功能的介紹，可知通過下位機先將LE端置高電平從而將下位機的數(shù)據(jù)讀取到上行鎖存器的輸出端，再將LE端置低電平使其輸出端的數(shù)據(jù)保持不變，從而完成一次緩存數(shù)據(jù)。當然，也可以用上位機、DAQ或譯碼器的控制線來控制上行鎖存器的LE端完成緩存下位機數(shù)據(jù)的功能。

作為一個優(yōu)選實施例，本發(fā)明的測試工裝的數(shù)字輸入輸出口擴容裝置，還可以包括多個下行鎖存器，如圖2a所示。下行鎖存器的輸入端的I/O線的數(shù)量與其輸出端的傳輸線數(shù)量相同；數(shù)據(jù)采集卡的數(shù)據(jù)線是雙向數(shù)據(jù)線；輸出端并聯(lián)的總線收發(fā)器的輸出端與輸入端并聯(lián)的下行鎖存器的輸入端并聯(lián)并與數(shù)據(jù)采集卡的雙向數(shù)據(jù)線連接；每個上行鎖存器的輸入端分別與一個下行鎖存器的輸出端并聯(lián)并與下位機連接，即一個總線收發(fā)器、一個上行鎖存器、一個下行鎖存器構(gòu)成共用數(shù)據(jù)線的一個基本組，其一端與數(shù)據(jù)采集卡連接，另一端與下位機連接，如圖2b所示。其中，DAQ的數(shù)據(jù)經(jīng)下行鎖存器傳輸給下位機稱為下行鏈路。即一個基本組是由一條上述的上行鏈路和一條下行鏈路在DAQ端共用數(shù)據(jù)線與DAQ連接、并在下位機端共用傳輸線與下位機連接而構(gòu)成的。分析圖2a可以發(fā)現(xiàn)，圖2a是由若干圖2b所示的基本組并聯(lián)構(gòu)成的。由于基本組內(nèi)上下行數(shù)據(jù)共用傳輸線與下位機連接，而不同的基本組之間不共用傳輸線與下位機連接，因此只要同一基本組內(nèi)不發(fā)生上下行鏈路數(shù)據(jù)沖突即可保證數(shù)據(jù)傳輸?shù)恼_。下行鏈路與上行鏈路通過分時復用的方式共用數(shù)據(jù)采集卡的雙向數(shù)據(jù)線，這必然使得下行鎖存器的輸入端I/O線的數(shù)量與總線收發(fā)器的輸出端I/O線的數(shù)量相同，且與數(shù)據(jù)采集卡的數(shù)據(jù)線的數(shù)量相同?？梢酝ㄟ^控制每個上行鎖存器的鎖存端置高電平(前提是將所有上行鎖存器的OE端置為低電平將其全部導通)將下位機的數(shù)據(jù)傳輸?shù)缴闲墟i存器的輸出端，再對其鎖存端置低電平使其保持輸出端的數(shù)據(jù)不變，達到選擇性緩存下位機數(shù)據(jù)的目的。

在圖2a的實施例中，譯碼器的輸出端還包括下行輸出端，譯碼器的下行輸出端與各下行鎖存器的鎖存端(LE端)通過反相器一一對應連接，對譯碼器的下行輸出端的至多一位地址置低電平，并經(jīng)反相器后電平翻轉(zhuǎn)變?yōu)楦唠娖剑刂葡滦墟i存器的鎖存端置高電平導通相應的下行鎖存器，在同一時刻至多僅有一個下行鎖存器能被導通。數(shù)據(jù)采集卡還通過控制線與各下行鎖存器的使能端分別連接。需要注意的是：本發(fā)明的數(shù)據(jù)采集卡的控制線實際上是數(shù)據(jù)采集卡的I/O線，只是由于其實際作用在于控制下行鎖存器的通斷，將其稱為數(shù)據(jù)采集卡的控制線。

為了避免同一基本組內(nèi)的上下行數(shù)據(jù)發(fā)生沖突，本發(fā)明使用譯碼器地址與DAQ控制線分別控制總線收發(fā)器和下行鎖存器，一個基本組內(nèi)的上行鏈路和下行鏈路在同一時刻是互斥通斷的，即一段時間內(nèi)或者導通上行鏈路關(guān)閉下行鏈路，或者關(guān)閉上行鏈路導通下行鏈路。比如在圖2b的基本組內(nèi)，在需要通過該基本組向下位機傳輸數(shù)據(jù)時，DAQ通過其控制線將下行鎖存器的OE端置低電平導通該下行鎖存器，同時DAQ(或上位機命令DAQ)通過地址線經(jīng)譯碼器以唯一的低電平經(jīng)反相器進行電平反轉(zhuǎn)后使該下行鎖存器的LE端置高電平從而使該下行鎖存器將其輸入端數(shù)據(jù)傳輸?shù)狡漭敵龆?由于地址線選擇了該基本組的下行鎖存器，自然未選擇該基本組的總線收發(fā)器，即總線收發(fā)器的OE端為高電平，處于關(guān)閉狀態(tài)，因此保證了上行鏈路的關(guān)閉)，在地址線發(fā)生變化后該下行鎖存器的LE端置低電平保持(即緩存)其輸出端數(shù)據(jù)，從而將數(shù)據(jù)通過傳輸線發(fā)送給下位機。在需要通過該基本組從下位機讀取數(shù)據(jù)給上位機時，必須先由DAQ的控制線將下行鎖存器的OE端置高電平關(guān)閉下行鏈路(此時就不必考慮下行鎖存器的LE端了)，再由DAQ通過地址線經(jīng)譯碼器選中該基本組的總線收發(fā)器使其OE端置低電平從而導通總線收發(fā)器，這時如圖2b所示由下位機通過其控制線將LE端置高電平將數(shù)據(jù)傳輸?shù)缴闲墟i存器的輸出端，并經(jīng)導通的總線收發(fā)器將數(shù)據(jù)傳輸給DAQ。這就是由基本組寫/讀數(shù)據(jù)的過程。不同基本組之間完全獨立，因此只需要考慮基本組內(nèi)部的上行鏈路和下行鏈路之間不要有數(shù)據(jù)沖突即可。表2中通過R/W線設(shè)為0使得地址線的選擇范圍在所有下行鎖存器的地址范圍之內(nèi)(即關(guān)閉了所有總線收發(fā)器，也就是關(guān)閉了所有上行鏈路)。而R/W線設(shè)為1使得地址線的選擇范圍在所有總線收發(fā)器的地址范圍之內(nèi)，同時還需DAQ的控制線配合關(guān)閉下行鎖存器(將其OE端置高電平)才能保證將下行鏈路完全關(guān)閉。當然，如果需要將下行鎖存器的輸出端作為下位機的控制線或地址線，則可以不必關(guān)閉該下行鎖存器從而實現(xiàn)其對下位機內(nèi)部模塊的控制或?qū)ぶ饭δ堋?/p>

DAQ僅具有輸入輸出線(簡稱I/O線)。但下位機的傳輸線分為下位機數(shù)據(jù)線、下位機地址線、下位機控制線三種類型。為了使DAQ與下位機對應連接，本發(fā)明將DAQ的I/O線分別模擬出數(shù)據(jù)線、地址線和/或控制線與下位機的傳輸線連接。常用的DAQ有24根I/O線，也有的DAQ有32根、64根、96根、甚至一百多根I/O線。本發(fā)明的實施例采用具有24根I/O線的DAQ。該DAQ將24根I/O線按每組8根分為3組，分別命名為P0、P1、P2。一般將P0組的8根I/O線用來模擬數(shù)據(jù)線(模擬的8根數(shù)據(jù)線稱為D0～D7，也即本實施例中定義的數(shù)據(jù)線)，將P2組的I/O線模擬地址線(比如，表1和圖1的實施例中采用P2組的3根I/O線模擬地址線通過譯碼器生成2³＝8個地址)或P1組的I/O線與P2組的I/O線混合模擬地址線(比如，表2和圖2a的實施例中采用P1組的1根I/O線(稱為R/W線)與P2組的3根I/O線模擬4根地址線通過譯碼器生成2⁴＝16個地址。對應于譯碼器的真值表分別如表1、表2所示。當然也可以單獨使用P1組或其它任意方式混合P1組和P2組的I/O線模擬地址線。本領(lǐng)域技術(shù)人員應當理解，由DAQ的I/O線以任意方式模擬成地址線、數(shù)據(jù)線用于本發(fā)明的技術(shù)方案，均應在本發(fā)明的保護范圍之內(nèi))。本發(fā)明所說的數(shù)據(jù)采集卡的地址線為DAQ的I/O線模擬的地址線，本發(fā)明所說的數(shù)據(jù)采集卡的數(shù)據(jù)線為DAQ的I/O線模擬的數(shù)據(jù)線。需要注意的是，本發(fā)明所說的數(shù)據(jù)線、地址線并非必須與下位機數(shù)據(jù)線、下位機地址線、下位機控制線的名稱相對應。比如圖2c是圖2a的實施例向下位機傳輸數(shù)據(jù)和對下位機進行控制的一個示例的示意圖，在圖2c中，以第八下行鎖存器輸出的3根傳輸線作為下位機內(nèi)部的一個3-8譯碼器的輸入端的下位機地址線，而該3-8譯碼器的輸出地址中有一根與下位機鎖存器的鎖存端連接，且該下位機鎖存器的輸入端與第一下行鎖存器的輸出端連接用以接收第一下行鎖存器的數(shù)據(jù)，并將其存儲到該3-8譯碼器的所述地址對應的下位機的存儲單元，或準備向第一上行鎖存器發(fā)送該下位機輸出地址對應的存儲單元中的數(shù)據(jù)。因此可以用某個或某些下行鎖存器的輸出端的傳輸線作為下位機的地址線和/或控制線對下位機進行綜合地尋址、控制，將數(shù)據(jù)線中的數(shù)據(jù)存儲到下位機的相應地址或?qū)⑾挛粰C相應地址的數(shù)據(jù)通過數(shù)據(jù)線發(fā)送給DAQ。

本發(fā)明的有益效果：本發(fā)明的測試工裝的數(shù)字輸入輸出口擴容裝置，在數(shù)據(jù)采集卡的輸入輸出線數(shù)量少于下位機傳輸線數(shù)量的情況下，能夠有效擴充數(shù)據(jù)采集卡的輸入輸出線總量，使其滿足實際測試過程中的下位機傳輸線的需求。

本發(fā)明的數(shù)據(jù)采集卡可以選用NI的PCIe6361，譯碼器可選用74AHC138，鎖存器可選用74AHC573，總線收發(fā)器可選用SN74AHC245。當然也可以選用能實現(xiàn)本發(fā)明目的的其它型號電子元器件，因此，不應以上述電子元器件的型號限制本發(fā)明的技術(shù)方案。

總之，以上所述僅為本發(fā)明技術(shù)方案的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。