本發(fā)明涉及FPGA的技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的數(shù)字量輸出通道自檢系統(tǒng)和方法。

背景技術(shù)：

FPGA(Field－Programmable Gate Array)現(xiàn)場(chǎng)可編程邏輯門(mén)陣列，一種硬件可編程集成電路。

在典型的自動(dòng)化儀控系統(tǒng)中，數(shù)字輸出量一般點(diǎn)數(shù)眾多，且控制著系統(tǒng)中的很多要害設(shè)備，而數(shù)字量輸出通道的可靠性要求會(huì)比較苛刻，因?yàn)檫@影響著整個(gè)儀控系統(tǒng)的可靠性。

在高可靠性的數(shù)字量輸出設(shè)備中，一般需要對(duì)數(shù)字量輸出通道進(jìn)行自檢，以保證及時(shí)發(fā)現(xiàn)通道故障。現(xiàn)有技術(shù)大多使用對(duì)輸出點(diǎn)增加反饋回路，檢測(cè)輸出點(diǎn)的實(shí)際值與控制值是否一致，該技術(shù)在發(fā)生故障后能夠診斷出來(lái)。為改進(jìn)此問(wèn)題，深圳市合信自動(dòng)化技術(shù)有限公司的陳海峰等人的發(fā)明專(zhuān)利201010214041.2《一種可編程邏輯控制器數(shù)字量輸出裝置及自檢方法》，將數(shù)字量輸出與驅(qū)動(dòng)開(kāi)關(guān)管的電源電壓作差分運(yùn)算，得到表征驅(qū)動(dòng)開(kāi)關(guān)管導(dǎo)通壓降/漏電判斷參數(shù)的模擬信號(hào)，將模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換后，根據(jù)驅(qū)動(dòng)開(kāi)關(guān)管的導(dǎo)通壓降參數(shù)值/與驅(qū)動(dòng)開(kāi)關(guān)管電源相同的電壓值判斷驅(qū)動(dòng)開(kāi)關(guān)管是否老化，能提前了解驅(qū)動(dòng)開(kāi)關(guān)管的衰退狀況，使用戶能在災(zāi)難性失效前做好設(shè)備維護(hù)。

現(xiàn)有技術(shù)的方法簡(jiǎn)單的檢測(cè)當(dāng)前輸出值和期望值是否一致，只有發(fā)生故障后，二者輸出不一致時(shí)才做出反應(yīng)，這可能已經(jīng)對(duì)工業(yè)設(shè)備造成嚴(yán)重影響，存在著診斷滯后的問(wèn)題。上述專(zhuān)利201010214041.2的方法能夠提前了解驅(qū)動(dòng)開(kāi)關(guān)管的衰退情況，能夠一定程度上提高可靠性，但是該方法在開(kāi)關(guān)管處于導(dǎo)通狀態(tài)時(shí)不能準(zhǔn)確判斷開(kāi)關(guān)管是否能夠正常關(guān)斷，在處于關(guān)斷狀態(tài)時(shí)，也不能確定是否能夠正常導(dǎo)通。

技術(shù)實(shí)現(xiàn)要素：

為了解決在診斷電路在不影響正常輸出的情況下，診斷滯后的問(wèn)題。解決不僅判斷數(shù)字量當(dāng)前的輸出狀態(tài)的正確性，還需要診斷其是否能夠正常翻轉(zhuǎn)的問(wèn)題。本發(fā)明提供了一種基于FPGA的數(shù)字量輸出通道自檢系統(tǒng)和方法，能夠?qū)崿F(xiàn)多通道并行處理，實(shí)時(shí)檢測(cè)故障，提高反應(yīng)速度。自檢脈沖寬度為動(dòng)態(tài)自適應(yīng)，最大限度減少自檢對(duì)于通道正常輸出的影響。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案包括：

一種基于FPGA的數(shù)字量輸出通道自檢系統(tǒng)，包括FPGA和多個(gè)數(shù)字量輸出通道，其特征在于，每個(gè)通道包括光電隔離器、驅(qū)動(dòng)開(kāi)關(guān)管和環(huán)回采集電路；

所述FPGA作為主處理器與上位機(jī)通信，完成命令和數(shù)據(jù)的收發(fā)，并實(shí)現(xiàn)對(duì)各通道的控制和自檢邏輯；

所述光電隔離器實(shí)現(xiàn)輸出與控制信號(hào)的電氣隔離；

所述驅(qū)動(dòng)開(kāi)關(guān)管實(shí)現(xiàn)對(duì)輸出點(diǎn)的驅(qū)動(dòng)；

所述環(huán)回采集電路實(shí)現(xiàn)對(duì)輸出信號(hào)的回采，用于自診斷；

所述驅(qū)動(dòng)開(kāi)關(guān)管和環(huán)回采集電路相連，F(xiàn)PGA通過(guò)光電隔離器分別與驅(qū)動(dòng)開(kāi)關(guān)管和環(huán)回采集電路相連，形成自檢通道。

進(jìn)一步，所述FPGA包括通信模塊、DO控制模塊和環(huán)回自檢模塊；所述每個(gè)通道對(duì)應(yīng)一組DO控制模塊和環(huán)回自檢模塊，通信模塊與一組DO控制模塊和環(huán)回自檢模塊相連。

一種基于FPGA的數(shù)字量輸出通道的自檢方法，應(yīng)用于上述的自檢系統(tǒng)，包括以下步驟：

步驟一：所述FPGA接收到上位機(jī)的信號(hào)，按信號(hào)控制周期控制各數(shù)字量輸出通道的輸出信號(hào)；

步驟二：當(dāng)自檢時(shí)刻開(kāi)始時(shí)，F(xiàn)PGA檢測(cè)當(dāng)前通道的數(shù)字量輸出狀態(tài)值，并將狀態(tài)值取反后經(jīng)光電隔離器向驅(qū)動(dòng)開(kāi)關(guān)管輸出信號(hào)；

步驟三：信號(hào)經(jīng)過(guò)環(huán)回采集電路和光電隔離器返回至FPGA；

步驟四：FPGA判斷返回信號(hào)和輸出信號(hào)的狀態(tài)值是否相同；

步驟五：自檢周期結(jié)束后，F(xiàn)PGA將輸出狀態(tài)值恢復(fù)到自檢前的輸出狀態(tài)。

進(jìn)一步，所述自檢周期設(shè)置為大于等于信號(hào)控制周期，自檢時(shí)刻是信號(hào)控制周期的中間時(shí)刻。

進(jìn)一步，所述步驟四，在自檢周期內(nèi)如果檢測(cè)到返回信號(hào)進(jìn)行了翻轉(zhuǎn)，則自檢通過(guò)，否則表示數(shù)字量輸出通道出現(xiàn)故障。

本發(fā)明的有益效果如下：

(1)在正常輸出時(shí)，DO通道可能長(zhǎng)期保持在導(dǎo)通或者關(guān)斷狀態(tài)，本方法的自檢脈沖是與輸出反向的，能夠診斷出通道是否正常翻轉(zhuǎn)，有利于提前診斷通道故障。

(2)不論開(kāi)關(guān)量輸出是高電平狀態(tài)還是低電平狀態(tài)，都能一直對(duì)整個(gè)通路進(jìn)行診斷。

(3)本方案能夠使自檢脈沖的寬度最小，最大限度的減小對(duì)通道正常輸出的影響。

附圖說(shuō)明

圖1為本發(fā)明系統(tǒng)結(jié)構(gòu)示意圖

圖2為本發(fā)明FPGA結(jié)構(gòu)示意圖；

圖3為圖1中的A、B、C三點(diǎn)的波形圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。需要說(shuō)明的是，這些具體的說(shuō)明只是讓本領(lǐng)域普通技術(shù)人員更加容易、清晰理解本發(fā)明，而非對(duì)本發(fā)明的限定性解釋?zhuān)徊⑶抑灰粯?gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

下面通過(guò)附圖和具體實(shí)施例，對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)描述：

本發(fā)明公開(kāi)一種基于FPGA技術(shù)實(shí)現(xiàn)的數(shù)字量輸出通道的自檢方法應(yīng)用于基于FPGA的數(shù)字量輸出通道自檢系統(tǒng)，能夠提前診斷出通道故障。多通道并行處理，并不受不同電子元器件的動(dòng)態(tài)性能影響都能將自檢脈沖的寬度縮小到us級(jí)別，對(duì)通道的輸出幾乎不造成影響。

如圖1，本發(fā)明的數(shù)字量輸出通道自檢系統(tǒng)，包括FPGA和多個(gè)自檢通道，每個(gè)通道包括光電隔離器、驅(qū)動(dòng)開(kāi)關(guān)管和環(huán)回采集電路。各自檢通道的輸出端連接繼電器、電磁閥等執(zhí)行機(jī)構(gòu)。

FPGA作為主處理器與上位機(jī)通信，完成命令和數(shù)據(jù)的收發(fā)，并實(shí)現(xiàn)對(duì)各通道的控制和自檢邏輯。

光電隔離器實(shí)現(xiàn)輸出與控制信號(hào)的電氣隔離；驅(qū)動(dòng)開(kāi)關(guān)管實(shí)現(xiàn)對(duì)輸出點(diǎn)的驅(qū)動(dòng)；環(huán)回采集電路實(shí)現(xiàn)對(duì)輸出信號(hào)的回采，用于自診斷；驅(qū)動(dòng)開(kāi)關(guān)管和環(huán)回采集電路相連，F(xiàn)PGA通過(guò)光電隔離器分別與驅(qū)動(dòng)開(kāi)關(guān)管和環(huán)回采集電路相連，形成一路自檢通道。

FPGA內(nèi)部邏輯實(shí)現(xiàn)流程如圖2，F(xiàn)PGA包括通信模塊、多個(gè)DO(數(shù)字量輸出)通道模塊，其中通信模塊只有一個(gè)，負(fù)責(zé)與上位機(jī)等進(jìn)行數(shù)據(jù)交互。且連接著多個(gè)DO通道模塊。每個(gè)DO通道模塊，都有各自的DO控制模塊和環(huán)回自檢模塊。DO控制模塊實(shí)現(xiàn)對(duì)DO通道的輸出控制；環(huán)回自檢模塊負(fù)責(zé)輸出動(dòng)態(tài)環(huán)回脈沖，以及對(duì)環(huán)回脈沖進(jìn)行檢查。動(dòng)態(tài)環(huán)回定周期進(jìn)行，每次動(dòng)態(tài)環(huán)回脈沖產(chǎn)生在兩次DO正常輸出之間(以20ms為一次正常輸出周期，脈沖產(chǎn)生時(shí)間在10ms處)。脈沖的極性和當(dāng)前DO輸出的極性相反。之后判斷回讀的DO信號(hào)是否翻轉(zhuǎn)，一旦檢測(cè)正確后，恢復(fù)DO的輸出極性。需要保證下一周期DO正常輸出之前完成自檢?？梢耘渲妹總€(gè)通道是否使用，對(duì)于不配置的通道，不進(jìn)行動(dòng)態(tài)自檢，如果恢復(fù)配置，則自檢也隨之啟動(dòng)。

一種基于FPGA的數(shù)字量輸出通道的自檢方法，應(yīng)用于上述自檢系統(tǒng)。

步驟一：FPGA接收到上位機(jī)的信號(hào)，按照信號(hào)控制周期控制各數(shù)字量輸出通道(以下稱(chēng)為：DO通道)的輸出信號(hào)，即A點(diǎn)的信號(hào)。A點(diǎn)信號(hào)經(jīng)過(guò)光電隔離器和驅(qū)動(dòng)開(kāi)關(guān)管輸出至B點(diǎn)。同時(shí)B點(diǎn)信號(hào)經(jīng)過(guò)環(huán)回采集電路和光電隔離器返回至FPGA的輸入管腳C點(diǎn)。

步驟二：當(dāng)自檢時(shí)刻開(kāi)始時(shí)，F(xiàn)PGA檢測(cè)當(dāng)前DO通道的輸出狀態(tài)即A點(diǎn)信號(hào)狀態(tài)，將A點(diǎn)的輸出狀態(tài)值取反后經(jīng)過(guò)光電隔離器和驅(qū)動(dòng)開(kāi)關(guān)管輸出至B點(diǎn)。

步驟三：信號(hào)從B點(diǎn)經(jīng)過(guò)環(huán)回采集電路和光電隔離器返回至FPGA的輸入管腳C點(diǎn)。

步驟四：FPGA判斷返回的信號(hào)和步驟二中輸出的信號(hào)狀態(tài)值是否相同；若此時(shí)C點(diǎn)信號(hào)狀態(tài)與步驟二中A點(diǎn)信號(hào)狀態(tài)一致，則自檢通過(guò)，否則表示該DO通道出現(xiàn)故障。

步驟五：自檢周期結(jié)束后，F(xiàn)PGA將DO通道的輸出狀態(tài)恢復(fù)到自檢前的輸出狀態(tài)。DO通道按照信號(hào)控制周期輸出信號(hào)，并等待下一個(gè)自檢時(shí)刻的到來(lái)。

工作流程：FPGA接收到上位機(jī)發(fā)出的通道控制命令和控制信號(hào)之后，周期控制各通道輸出。自檢時(shí)刻到達(dá)后，首先檢測(cè)當(dāng)前DO通道的輸出狀態(tài)，并取反后輸出，然后檢測(cè)回采的本通道信號(hào)，等待其翻轉(zhuǎn)后則將輸出控制恢復(fù)到自檢前的輸出狀態(tài)，自檢通過(guò)。如果一定時(shí)間內(nèi)回采的信號(hào)未發(fā)生翻轉(zhuǎn)，則表示DO通道出現(xiàn)故障。在診斷出故障后，將DO通道的輸出恢復(fù)到本自檢周期之前的值。自檢過(guò)程中產(chǎn)生的自檢脈沖寬度非常短，一般不影響后級(jí)工作。各通道并行自檢，保證每個(gè)通道的實(shí)時(shí)性。

光電隔離器和驅(qū)動(dòng)開(kāi)關(guān)管的驅(qū)動(dòng)時(shí)間，圖1中的A、B、C三點(diǎn)的信號(hào)波形如圖3所示：A點(diǎn)為FPGA的控制引腳輸出，B點(diǎn)為DO通道輸出，C點(diǎn)為回采信號(hào)的FPGA輸入。

正常通道的輸出狀態(tài)值為1，在自檢時(shí)刻到達(dá)后，A點(diǎn)輸出狀態(tài)變?yōu)?，由于光電隔離器和驅(qū)動(dòng)管的延遲，B點(diǎn)輸出信號(hào)會(huì)滯后，C點(diǎn)采集到的信號(hào)再次滯后，當(dāng)FPGA采集到C點(diǎn)變?yōu)?之后，自檢通過(guò)。如果一定時(shí)間內(nèi)(根據(jù)系統(tǒng)的實(shí)際需要確定)未檢測(cè)到C點(diǎn)的信號(hào)變化，則表示通道發(fā)生故障。如圖3中虛線處指示，在FPGA檢測(cè)到C點(diǎn)為0(0代表低電平)之后，F(xiàn)PGA會(huì)立即控制A點(diǎn)輸出恢復(fù)為1，這樣保證了B點(diǎn)輸出的自檢脈沖寬度達(dá)到最短。

由于每個(gè)通道的元器件性能會(huì)有差異，響應(yīng)時(shí)間不同，自檢信號(hào)為脈沖信號(hào)，由于有自檢脈沖的存在，會(huì)導(dǎo)致各數(shù)字量輸出通道的正常輸出信號(hào)上會(huì)疊加自檢脈沖。本方案由FPGA控制自檢脈沖，脈沖寬度自適應(yīng)調(diào)整，可以保證每個(gè)通道輸出的自檢脈沖寬度達(dá)到最小。由于自檢脈沖的存在，正常工作DO通道的輸出端會(huì)有us級(jí)的自檢脈沖信號(hào)，但是此脈沖的寬度一般不足以導(dǎo)致控制機(jī)構(gòu)動(dòng)作，如果控制機(jī)構(gòu)響應(yīng)速度很快，可以將DO的輸出與控制機(jī)構(gòu)之間加入低通濾波器，濾除自檢脈沖。

以16通道DO輸出板卡為例，F(xiàn)PGA通過(guò)RS485總線與主處理單元或上位機(jī)通信，信號(hào)控制周期設(shè)置為20ms。FPGA每個(gè)周期都會(huì)接收到主處理單元的通道控制命令，然后控制各通道輸出。自檢周期設(shè)置為100ms。自檢時(shí)刻是信號(hào)控制周期的中間時(shí)刻，即：DO板卡每20ms刷新輸出信號(hào)，自檢周期為100ms，即每5個(gè)信號(hào)控制周期進(jìn)行一次自檢，自檢時(shí)間是第n個(gè)和第n+5個(gè)信號(hào)控制周期的第10ms，n為當(dāng)前控制周期。當(dāng)n＝1時(shí)，自檢時(shí)間是第1個(gè)和第6個(gè)信號(hào)控制周期的第10ms，即10ms和110ms。

自檢時(shí)刻到達(dá)后，首先檢測(cè)當(dāng)前通道的DO輸出狀態(tài)，并取反后輸出，如當(dāng)前DO輸出為1，則控制其變?yōu)?，然后檢測(cè)回采的本通道信號(hào)，為0后，則將輸出控制恢復(fù)到1，自檢通過(guò)。如果一定時(shí)間內(nèi)未返回0，則表示DO通道的輸出信號(hào)不能正常翻轉(zhuǎn)，通道出現(xiàn)故障。在診斷出故障后，將DO通道的輸出恢復(fù)到本自檢周期之前的值。各通道并行自檢，保證每個(gè)通道的實(shí)時(shí)性。

本發(fā)明的優(yōu)點(diǎn)如下：

1、自檢周期到達(dá)后，將輸出極性取反，待FPGA檢測(cè)到極性變化之后，釋放自檢信號(hào)。這樣能夠確定通道輸出是否正常翻轉(zhuǎn)，保證診斷的完備性。

2、自檢脈沖信號(hào)的寬度不采用固定長(zhǎng)度，而是自適應(yīng)調(diào)整，保證不同通道的自檢脈沖寬度達(dá)到最小。

3、采用FPGA作為處理器，能夠?qū)崿F(xiàn)多通道并行自檢，提高診斷實(shí)時(shí)性。

最后需要說(shuō)明的是，上述說(shuō)明僅是本發(fā)明的最佳實(shí)施例而已，并非對(duì)本發(fā)明做任何形式上的限制。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，都可利用上述揭示的做法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和簡(jiǎn)單的替換等，這些都屬于本發(fā)明技術(shù)方案保護(hù)的范圍。