本發(fā)明涉及微電子技術(shù)領(lǐng)域，具體涉及一種無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路。

背景技術(shù)：

帶隙基準(zhǔn)電路是數(shù)字電路系統(tǒng)和模擬電路系統(tǒng)中的重要模塊，帶隙基準(zhǔn)電路的性能直接影響了數(shù)字或模擬電路系統(tǒng)的整體性能，而帶隙基準(zhǔn)電路的主要技術(shù)指標(biāo)是溫度系數(shù)(TC,Temperature Coefficient)和電源抑制比(PSRR,Power Supply Rejection Ratio)，因此高性能帶隙基準(zhǔn)的輸出電壓具有低溫度系數(shù)和高電源抑制比的特點(diǎn)。

帶隙基準(zhǔn)電路因其在較寬溫度范圍內(nèi)的輸出電壓具有低溫度系數(shù)和高精度的特點(diǎn)而被廣泛應(yīng)用在各類(lèi)電路系統(tǒng)中，圖1給出了一種傳統(tǒng)的一階帶隙基準(zhǔn)電路，其中電阻R1、電阻R2以及電阻R3采用相同材料，運(yùn)算放大器Aa1與運(yùn)算放大器Aa2完全相同，PMOS管M1與PMOS管M2具有相同的溝道寬長(zhǎng)比，PMOS管M4與PMOS管M3具有相同的溝道寬長(zhǎng)比，PMOS管M5與PMOS管M2具有相同的溝道寬長(zhǎng)比，PNP三極管Q2發(fā)射極面積是PNP三極管Q1發(fā)射極面積的M倍。則圖1所示的傳統(tǒng)一階帶隙基準(zhǔn)的輸出電壓式中q是電子電荷，k是玻爾茲曼常數(shù)，T是絕對(duì)溫度，V_EB1是PNP三極管Q1的發(fā)射-基極電壓，R₁是電阻R1的阻抗，R₂是電阻R2的阻抗，R₃是電阻R3的阻抗。其中具有負(fù)溫度特性，具有正溫度特性，通過(guò)優(yōu)化電阻R1、電阻R2、電阻R3以及參數(shù)M可以使得輸出電壓在一定溫度范圍內(nèi)具有零溫度特性。但是傳統(tǒng)的一階帶隙基準(zhǔn)電路輸出電壓具有高溫度系數(shù)和低電源抑制比的缺點(diǎn)，因此傳統(tǒng)的一階帶隙基準(zhǔn)電路在高精度系統(tǒng)中的應(yīng)用受到了很大的限制。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明旨在解決以上現(xiàn)有技術(shù)的問(wèn)題。提出了一種無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路。本發(fā)明的技術(shù)方案如下：

一種無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路，包括一階帶隙基準(zhǔn)電路，其還包括前調(diào)整器電路、低溫區(qū)域溫度分段補(bǔ)償電路、高溫區(qū)域溫度分段補(bǔ)償電路以及啟動(dòng)電路，其中，所述前調(diào)整器電路的電壓信號(hào)輸出端分別接所述的一階帶隙基準(zhǔn)電路、低溫區(qū)域溫度分段補(bǔ)償電路、高溫區(qū)域溫度分段補(bǔ)償電路的工作電源電壓輸入端，所述一階帶隙基準(zhǔn)電路的信號(hào)輸出端分別接所述前調(diào)整器電路、低溫區(qū)域溫度分段補(bǔ)償電路以及高溫區(qū)域溫度分段補(bǔ)償電路的信號(hào)輸入端，所述啟動(dòng)電路的電壓信號(hào)輸入端還連接帶隙基準(zhǔn)的輸出端，所述啟動(dòng)電路的信號(hào)輸出端分別接所述前調(diào)整器電路、一階帶隙基準(zhǔn)電路、低溫區(qū)域溫度分段補(bǔ)償電路以及高溫區(qū)域溫度分段補(bǔ)償電路的啟動(dòng)信號(hào)輸入端；

所述啟動(dòng)電路為所述前調(diào)整器電路、一階帶隙基準(zhǔn)電路、低溫區(qū)域溫度分段補(bǔ)償電路以及高溫區(qū)域溫度分段補(bǔ)償電路提供啟動(dòng)信號(hào)；所述前調(diào)整器電路用于提高帶隙基準(zhǔn)電路輸出電壓的電源抑制比，所述一階帶隙基準(zhǔn)電路將亞閾值區(qū)NMOS管柵-源電壓產(chǎn)生的負(fù)溫度系數(shù)電壓V_CTAT以及兩個(gè)工作在亞閾值區(qū)NMOS管柵-源電壓之差產(chǎn)生的正溫度系數(shù)電壓V_PTAT進(jìn)行加權(quán)，且在參考溫度T₀處獲得低溫度系數(shù)的一階帶隙基準(zhǔn)電壓，所述低溫區(qū)域溫度分段補(bǔ)償電路在低溫區(qū)域產(chǎn)生兩個(gè)具有溫度分段特性的電壓(即V_NL1及V_NL2)，其中，當(dāng)溫度T大于等于參考溫度T_r1(其中T_r1<T₀)時(shí)V_NL1＝0，當(dāng)溫度T大于等于參考溫度T_r2(其中T_r2<T_r1<T₀)時(shí)V_NL2＝0，所述高溫區(qū)域溫度分段補(bǔ)償電路在高溫區(qū)域產(chǎn)生兩個(gè)具有溫度分段特性的電壓(即V_NL3及V_NL4)，其中，當(dāng)溫度T小于等于參考溫度T_r3(其中T_r3>T₀)時(shí)V_NL3＝0，當(dāng)溫度T小于等于參考溫度T_r4(其中T_r4>T_r3>T₀)時(shí)V_NL4＝0，且溫度分段特性電壓V_NL1、V_NL2、V_NL3及V_NL4對(duì)所述一階帶隙基準(zhǔn)電路產(chǎn)生的一階帶隙基準(zhǔn)電壓進(jìn)行高階溫度補(bǔ)償，從而獲得高階溫度補(bǔ)償?shù)膸秴⒖茧妷骸?/p>

進(jìn)一步的，所述前調(diào)整器電路包括：PMOS管M32、PMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M37、PMOS管M38以及PMOS管M39，其中PMOS管M32的源極分別與PMOS管M33的源極以及外部電源VDD相連，PMOS管M32的柵極分別與PMOS管M32的漏極、PMOS管M33的柵極、NMOS管M34的漏極以及NMOS管Ms6的漏極相連，NMOS管M34的源極分別與NMOS管M35的源極、NMOS管M36的源極、NMOS管M37的源極以及外部地線(xiàn)GND相連，NMOS管M34的柵極分別與NMOS管M35的柵極、NMOS管M36的柵極、NMOS管M36的漏極以及PMOS管M39的漏極相連，NMOS管M37的柵極分別與PMOS管M38的漏極以及NMOS管M35的漏極相連，NMOS管M37的漏極分別與PMOS管M33的漏極、PMOS管M38的源極、PMOS管M39的源極、PMOS管M3的源極、PMOS管M4的源極、PMOS管M5的源極、PMOS管M6的源極、PMOS管M7的源極、PMOS管M16的源極、PMOS管M17的源極、PMOS管M22的源極、PMOS管M23的源極、PMOS管M28的源極、PMOS管M29的源極、PMOS管M30的源極以及PMOS管M31的源極相連。

進(jìn)一步的，所述低溫區(qū)域溫度分段補(bǔ)償電路包括：PMOS管M6、PMOS管M7、PMOS管M16、PMOS管M17、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M6的漏極分別與NMOS管M8的柵極、NMOS管M9的柵極、NMOS管M9的漏極以及NMOS管M10的漏極相連，PMOS管M7的漏極分別與NMOS管M10的柵極、NMOS管M11的柵極以及NMOS管M11的漏極相連，NMOS管M8的源極分別與NMOS管M9的源極、NMOS管M10的源極、NMOS管M11的源極、NMOS管M12的源極、NMOS管M13的源極、NMOS管M14的源極、NMOS管M15的源極以及外部地線(xiàn)GND相連，PMOS管M16的漏極分別與NMOS管M12的柵極、NMOS管M13的柵極、NMOS管M13的漏極以及NMOS管M14的漏極相連，PMOS管M17的漏極分別與NMOS管M14的柵極、NMOS管M15的柵極以及NMOS管M15的漏極相連。

進(jìn)一步的，所述高溫區(qū)域溫度分段補(bǔ)償電路包括：PMOS管M22、PMOS管M23、PMOS管M28、PMOS管M29、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21，NMOS管M24、NMOS管M25、NMOS管M26以及NMOS管M27，其中PMOS管M22的漏極分別與NMOS管M18的漏極、NMOS管M18的柵極以及NMOS管M19的柵極相連，PMOS管M23的漏極分別與NMOS管M19的漏極、NMOS管M20的漏極、NMOS管M20的柵極以及NMOS管M21的柵極相連，NMOS管M18的源極分別與NMOS管M19的源極、NMOS管M20的源極、NMOS管M21的源極、NMOS管M24的源極、NMOS管M25的源極、NMOS管M26的源極、NMOS管M27的源極以及外部地線(xiàn)GND相連，PMOS管M28的漏極分別與NMOS管M24的漏極、NMOS管M24的柵極以及NMOS管M25的柵極相連，PMOS管M29的漏極分別與NMOS管M25的漏極、NMOS管M26的漏極、NMOS管M26的柵極以及NMOS管M27的柵極相連。

進(jìn)一步的，所述啟動(dòng)電路包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4、NMOS管Ms5以及NMOS管Ms6，其中PMOS管Ms1的源極與外部電源VDD相連，PMOS管Ms1的柵極與PMOS管Ms1的漏極以及PMOS管Ms2的源極相連，PMOS管Ms2的柵極分別與PMOS管Ms2的漏極、NMOS管Ms3的漏極、NMOS管Ms4的柵極、NMOS管Ms5的柵極以及NMOS管Ms6的柵極相連，NMOS管Ms3的源極分別與NMOS管Ms4的源極、NMOS管Ms5的源極、NMOS管Ms6的源極以及外部地線(xiàn)GND相連。

進(jìn)一步的，所述低溫區(qū)域溫度分段補(bǔ)償電路中PMOS管M6溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)的K₁倍，PMOS管M7溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₂倍，NMOS管M10與NMOS管M11具有相同的溝道寬長(zhǎng)比，NMOS管M8溝道寬長(zhǎng)比是NMOS管M9溝道寬長(zhǎng)比的K₃倍，NMOS管M8的漏極電流I₈為式中，T_r1為參考溫度，且T_r1＜T₀，PMOS管M16溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)比的K₄倍，PMOS管M17溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₅倍，NMOS管M14與NMOS管M15具有相同的溝道寬長(zhǎng)比，NMOS管M12溝道寬長(zhǎng)比是NMOS管M13溝道寬長(zhǎng)比的K₆倍，NMOS管M12的漏極電流I₁₂為

式中，T_r2為參考溫度，且T_r2＜T_r1。

進(jìn)一步的，所述高溫區(qū)域溫度分段補(bǔ)償電路中PMOS管M22溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)比的K₇倍，NMOS管M18與NMOS管M19具有相同的溝道寬長(zhǎng)比，PMOS管M23溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₈倍，NMOS管M21溝道寬長(zhǎng)比是NMOS管M20溝道寬長(zhǎng)比的K₉倍，NMOS管M21的漏極電流I₂₁為

式中，T_r3是參考溫度，且T_r3＞T₀，PMOS管M28溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)比的K₁₀倍，NMOS管M24與NMOS管M25具有相同的溝道寬長(zhǎng)比，PMOS管M29溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₁₁倍，NMOS管M27溝道寬長(zhǎng)比是NMOS管M26溝道寬長(zhǎng)比的K₁₂倍，NMOS管M27的漏極電流I₂₇為

式中，T_r4為參考溫度，且T_r4＞T_r3。

進(jìn)一步的，所述輸出電壓V_REF為

V_REF＝V_CTAT+V_PTAT-V_NL1-V_NL2-V_NL3-V_NL4

其中，V_CTAT為具有負(fù)溫度系數(shù)電壓，

V_PTAT為具有正溫度系數(shù)電壓，

V_NL1為低溫區(qū)具有溫度分段特性電壓，

V_NL2為低溫區(qū)具有溫度分段特性電壓，

V_NL3為高溫區(qū)具有溫度分段特性的電壓，

V_NL4為高溫區(qū)具有溫度分段特性的電壓，

進(jìn)一步的，所述啟動(dòng)電路只在帶隙基準(zhǔn)參考電路上電時(shí)發(fā)揮作用，當(dāng)帶隙基準(zhǔn)參考電路啟動(dòng)完成后，啟動(dòng)電路停止工作。

本發(fā)明的優(yōu)點(diǎn)及有益效果如下：

本發(fā)明通過(guò)提供一種無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路，采用工作在亞閾值區(qū)的NMOS管M1柵-源電壓V_GS1產(chǎn)生負(fù)溫度系數(shù)電壓V_CTAT，兩個(gè)工作在亞閾值區(qū)NMOS管(即NMOS管M1、NMOS管M2)柵-源電壓之差值ΔV_GS產(chǎn)生正溫度系數(shù)電壓V_PTAT，負(fù)溫度系數(shù)電壓V_CTAT與正溫度系數(shù)電壓V_PTAT通過(guò)加權(quán)產(chǎn)生一階帶隙基準(zhǔn)參考電壓，并在低溫區(qū)域采用溫度分段補(bǔ)償電壓V_NL1及V_NL2來(lái)補(bǔ)償帶隙基準(zhǔn)參考電壓低溫區(qū)的溫度高階非線(xiàn)性，在高溫區(qū)域采用溫度分段補(bǔ)償電壓V_NL3及V_NL3來(lái)補(bǔ)償帶隙基準(zhǔn)參考電壓高溫區(qū)的溫度高階非線(xiàn)性，從而獲得低溫漂的帶隙基準(zhǔn)參考電壓V_REF，同時(shí)采用調(diào)整器技術(shù)，前調(diào)整器電路的輸出電壓為一階帶隙基準(zhǔn)電路、低溫區(qū)溫度分段補(bǔ)償電路及高溫區(qū)溫度分段補(bǔ)償電路的工作電源電壓，從而能夠在提升電源抑制比的同時(shí)大大降低溫度系數(shù)，使得輸出參考電壓具有高精度和高穩(wěn)定性的特點(diǎn)。

附圖說(shuō)明

圖1是傳統(tǒng)的一階帶隙基準(zhǔn)電路原理圖；

圖2為本發(fā)明提供優(yōu)選實(shí)施例的無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路的結(jié)構(gòu)圖；

圖3為本發(fā)明的無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路的電路圖；

圖4為一階帶隙基準(zhǔn)電路產(chǎn)生的負(fù)溫度系數(shù)電壓V_CTAT和正溫度系數(shù)電壓V_PTAT加權(quán)獲得的一階帶隙基準(zhǔn)電壓的曲線(xiàn)示意圖；

圖5為引入低溫區(qū)域溫度分段補(bǔ)償電壓以及高溫區(qū)域溫度分段電壓補(bǔ)償后帶隙基準(zhǔn)電路輸出電壓的曲線(xiàn)示意圖；

圖6為本發(fā)明的無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路的輸出電壓溫度特性仿真圖；

圖7為本發(fā)明的無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路輸出電壓的電源抑制比仿真圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、詳細(xì)地描述。所描述的實(shí)施例僅僅是本發(fā)明的一部分實(shí)施例。

本發(fā)明解決上述技術(shù)問(wèn)題的技術(shù)方案是，

本申請(qǐng)實(shí)施例中一階帶隙基準(zhǔn)利用工作在亞閾值區(qū)的NMOS管實(shí)現(xiàn)，并在低溫區(qū)域采用溫度分段補(bǔ)償電壓V_NL1及溫度分段補(bǔ)償電壓V_NL2來(lái)補(bǔ)償帶隙基準(zhǔn)電壓低溫區(qū)的高階非線(xiàn)性，在高溫區(qū)域采用溫度分段補(bǔ)償電壓V_NL3及溫度分段補(bǔ)償電壓V_NL4來(lái)補(bǔ)償帶隙基準(zhǔn)電壓高溫區(qū)的高階非線(xiàn)性，以此有效地降低基準(zhǔn)電壓的溫度系數(shù)，并采用前調(diào)整器技術(shù)，提高輸出電壓的電源抑制比，從而得到高精度、高穩(wěn)定性的基準(zhǔn)電壓。

為了更好的理解上述技術(shù)方案，下面將結(jié)合說(shuō)明書(shū)附圖以及具體的實(shí)施方式，對(duì)上述技術(shù)方案進(jìn)行詳細(xì)說(shuō)明。

實(shí)施例

一種無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路，如圖2所示，包括前調(diào)整器電路1、一階帶隙基準(zhǔn)電路2、低溫區(qū)域溫度分段補(bǔ)償電路3、高溫區(qū)域溫度分段補(bǔ)償電路4和啟動(dòng)電路5；

其中所述前調(diào)整器電路1的電壓信號(hào)輸出端分別接所述的一階帶隙基準(zhǔn)電路2、低溫區(qū)域溫度分段補(bǔ)償電路3、高溫區(qū)域溫度分段補(bǔ)償電路4的工作電源電壓輸入端，所述一階帶隙基準(zhǔn)電路2的信號(hào)輸出端分別接所述前調(diào)整器電路1、低溫區(qū)域溫度分段補(bǔ)償電路2以及高溫區(qū)域溫度分段補(bǔ)償電路3的信號(hào)輸入端，所述一階帶隙基準(zhǔn)電路2的輸出電壓(電壓V_CTAT、電壓V_PTAT)與所述低溫度區(qū)域溫度分段補(bǔ)償電路3的輸出電壓(電壓V_NL1、電壓V_NL2)以及所述高溫度區(qū)域溫度分段補(bǔ)償電路4的輸出電壓(電壓V_NL3、電壓V_NL4)加權(quán)獲得帶隙基準(zhǔn)輸出電壓V_REF，所述帶隙基準(zhǔn)輸出電壓V_REF接所述啟動(dòng)電路5的電壓信號(hào)輸入端，所述啟動(dòng)電路5的信號(hào)輸出端分別接所述前調(diào)整器電路1、一階帶隙基準(zhǔn)電路2、低溫區(qū)域溫度分段補(bǔ)償電路3以及高溫區(qū)域溫度分段補(bǔ)償電路4的啟動(dòng)信號(hào)輸入端；

所述前調(diào)整器電路1對(duì)外部電源電壓噪聲進(jìn)行抑制，使得帶隙基準(zhǔn)電路具有較高的電源抑制比，所述前調(diào)整器電路1的輸出電壓V_REG作為所述一階帶隙基準(zhǔn)電路2、所述低溫區(qū)域溫度分段補(bǔ)償電路3以及所述高溫區(qū)域溫度分段補(bǔ)償電路4的工作電源電壓，所述啟動(dòng)電路5使得帶隙基準(zhǔn)參考電路正常工作并產(chǎn)生帶隙基準(zhǔn)電壓輸出，所述一階帶隙基準(zhǔn)電路2產(chǎn)生正溫度系數(shù)電壓V_PTAT和負(fù)溫度系數(shù)電壓V_CTAT，同時(shí)將電壓V_PTAT和電壓V_CTAT加權(quán)產(chǎn)生低溫度系數(shù)的帶隙基準(zhǔn)電壓V_REF，所述低溫區(qū)域溫度分段補(bǔ)償電路2產(chǎn)生低溫區(qū)具有溫度分段特性的電壓V_NL1及電壓V_NL2，所述高溫區(qū)域溫度分段補(bǔ)償電路4產(chǎn)生高溫區(qū)具有溫度分段特性的電壓V_NL3及V_NL4，所述低溫區(qū)域溫度分段補(bǔ)償電路3以及高溫區(qū)域溫度分段補(bǔ)償電路4用于對(duì)所述一階帶隙基準(zhǔn)電路2進(jìn)行高階溫度補(bǔ)償，即：在低溫區(qū)域從一階帶隙基準(zhǔn)電路2產(chǎn)生的一階帶隙基準(zhǔn)電壓中抽取除具有溫度分段特性的電壓V_NL1及電壓V_NL2，在高溫區(qū)域從一階帶隙基準(zhǔn)電路2產(chǎn)生的一階帶隙基準(zhǔn)電壓中抽取除具有溫度分段特性的電壓V_NL3及電壓V_NL4。

啟動(dòng)電路1只在帶隙基準(zhǔn)參考電路上電時(shí)發(fā)揮作用，當(dāng)帶隙基準(zhǔn)參考電路啟動(dòng)完成后，啟動(dòng)電路1停止工作，避免了啟動(dòng)電路1對(duì)后面電路的影響。

作為一種優(yōu)選的技術(shù)方案，如圖3所示，所述的前調(diào)整器電路1包括：PMOS管M32、PMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M37、PMOS管M38以及PMOS管M39，其中PMOS管M32的源極分別與PMOS管M33的源極以及外部電源VDD相連，PMOS管M32的柵極分別與PMOS管M32的漏極、PMOS管M33的柵極、NMOS管M34的漏極以及NMOS管Ms6的漏極相連，NMOS管M34的源極分別與NMOS管M35的源極、NMOS管M36的源極、NMOS管M37的源極以及外部地線(xiàn)GND相連，NMOS管M34的柵極分別與NMOS管M35的柵極、NMOS管M36的柵極、NMOS管M36的漏極以及PMOS管M39的漏極相連，NMOS管M37的柵極分別與PMOS管M38的漏極以及NMOS管M35的漏極相連，NMOS管M37的漏極分別與PMOS管M33的漏極、PMOS管M38的源極、PMOS管M39的源極、PMOS管M3的源極、PMOS管M4的源極、PMOS管M5的源極、PMOS管M6的源極、PMOS管M7的源極、PMOS管M16的源極、PMOS管M17的源極、PMOS管M22的源極、PMOS管M23的源極、PMOS管M28的源極、PMOS管M29的源極、PMOS管M30的源極以及PMOS管M31的源極相連；

所述一階帶隙基準(zhǔn)電路2包括：NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M30、PMOS管M31、電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、誤差放大器A1以及誤差放大器A2，其中PMOS管M3的漏極分別與誤差放大器A1的反向輸入端、NMOS管M1的柵極以及電阻R1的一端相連，電阻R1的另一端與NMOS管M1的漏極相連，PMOS管M3的柵極分別與PMOS管M4的柵極、PMOS管M39的柵極、PMOS管M7的柵極、PMOS管M17的柵極、PMOS管M23的柵極、PMOS管M29的柵極、PMOS管M31的柵極、NMOS管Ms4的漏極以及誤差放大器A1的輸出端相連，PMOS管M4的漏極分別與PMOS管M38的柵極、誤差放大器A1的正向輸入端、誤差放大器A2的反向輸入端以及電阻R2的一端相連，電阻R2的另一端分別與NMOS管M2的柵極以及NMOS管M2的漏極相連，PMOS管M5的柵極分別與誤差放大器A2的輸出端、PMOS管M6的柵極、PMOS管M16的柵極、PMOS管M22的柵極、PMOS管M28的柵極、PMOS管M30的柵極以及NMOS管Ms5的漏極相連，PMOS管M5的漏極分別與誤差放大器A2的正向輸入端以及電阻R3的一端相連，電阻R3的另一端分別與NMOS管M1的源極、NMOS管M2的源極以及外部地線(xiàn)GND相連，PMOS管M30的漏極分別PMOS管M31的漏極、NMOS管M27的漏極、NMOS管Ms3的柵極、輸出端V_REF以及電阻R5的一端相連，電阻R5的另一端分別與NMOS管M8的漏極、NMOS管M12的漏極、NMOS管M21的漏極以及電阻R4的一端相連，電阻R4的另一端與外部地線(xiàn)GND相連；

所述低溫區(qū)域溫度分段補(bǔ)償電路3包括：PMOS管M6、PMOS管M7、PMOS管M16、PMOS管M17、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M6的漏極分別與NMOS管M8的柵極、NMOS管M9的柵極、NMOS管M9的漏極以及NMOS管M10的漏極相連，PMOS管M7的漏極分別與NMOS管M10的柵極、NMOS管M11的柵極以及NMOS管M11的漏極相連，NMOS管M8的源極分別與NMOS管M9的源極、NMOS管M10的源極、NMOS管M11的源極、NMOS管M12的源極、NMOS管M13的源極、NMOS管M14的源極、NMOS管M15的源極以及外部地線(xiàn)GND相連，PMOS管M16的漏極分別與NMOS管M12的柵極、NMOS管M13的柵極、NMOS管M13的漏極以及NMOS管M14的漏極相連，PMOS管M17的漏極分別與NMOS管M14的柵極、NMOS管M15的柵極以及NMOS管M15的漏極相連；

所述高溫區(qū)域溫度分段補(bǔ)償電路4包括：PMOS管M22、PMOS管M23、PMOS管M28、PMOS管M29、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21，NMOS管M24、NMOS管M25、NMOS管M26以及NMOS管M27，其中PMOS管M22的漏極分別與NMOS管M18的漏極、NMOS管M18的柵極以及NMOS管M19的柵極相連，PMOS管M23的漏極分別與NMOS管M19的漏極、NMOS管M20的漏極、NMOS管M20的柵極以及NMOS管M21的柵極相連，NMOS管M18的源極分別與NMOS管M19的源極、NMOS管M20的源極、NMOS管M21的源極、NMOS管M24的源極、NMOS管M25的源極、NMOS管M26的源極、NMOS管M27的源極以及外部地線(xiàn)GND相連，PMOS管M28的漏極分別與NMOS管M24的漏極、NMOS管M24的柵極以及NMOS管M25的柵極相連，PMOS管M29的漏極分別與NMOS管M25的漏極、NMOS管M26的漏極、NMOS管M26的柵極以及NMOS管M27的柵極相連；

所述啟動(dòng)電路5包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4、NMOS管Ms5以及NMOS管Ms6，其中PMOS管Ms1的源極與外部電源VDD相連，PMOS管Ms1的柵極與PMOS管Ms1的漏極以及PMOS管Ms2的源極相連，PMOS管Ms2的柵極分別與PMOS管Ms2的漏極、NMOS管Ms3的漏極、NMOS管Ms4的柵極、NMOS管Ms5的柵極以及NMOS管Ms6的柵極相連，NMOS管Ms3的源極分別與NMOS管Ms4的源極、NMOS管Ms5的源極、NMOS管Ms6的源極以及外部地線(xiàn)GND相連。

所述一階帶隙基準(zhǔn)電路中誤差放大器A1和誤差放大器A2是現(xiàn)有技術(shù)。

所述一階帶隙基準(zhǔn)電路中，NMOS管M1和NMOS管M2工作在亞閾值區(qū)。事實(shí)上，當(dāng)NMOS管的漏-源電壓V_DS大于200mV時(shí)，工作在亞閾值區(qū)的NMOS管的漏極電流I_D為：

式中C_ox是單位面積柵氧化層電容，μ_n是電子遷移率，n是斜坡因子，q是電子電荷，k是玻爾茲曼常數(shù)，T是絕對(duì)溫度，W是MOS管的溝道寬度，L是MOS管的溝道長(zhǎng)度，V_GS是MOS管的柵-源電壓，V_TH是MOS管的閾值電壓，其中電子遷移率μ_n具有溫度特性，具有溫度特性電子遷移率μ_n(T)為:

式中T₀是參考溫度，μ_n(T₀)是參考溫度T₀時(shí)的電子遷移率，m是工藝常數(shù)，且1<m<2。工作在亞閾值區(qū)NMOS管的柵-源電壓V_GS為：

亞閾值區(qū)NMOS管的柵-源電壓V_GS＜V_TH，則

忽略NMOS管M1漏極電流I₁的溫度特性，則NMOS管M1的柵-源電壓V_GS1的溫度特性為：

式中，I₁為NMOS管M1管的漏極電流，(W/L)₁為NMOS管M1管的溝道寬長(zhǎng)比。事實(shí)上，NMOS管的閾值電壓V_TH具有負(fù)溫度系數(shù)，即工藝常數(shù)m具有1<m<2，由式(4)以及式(5)可知V_GS1具有負(fù)溫度特性，即PMOS管M3與PMOS管M4具有相同的溝道寬長(zhǎng)比，誤差放大器A1使得節(jié)點(diǎn)A與節(jié)點(diǎn)B具有相同電壓，則NMOS管M1與NMOS管M2具有相同的溝道電流。NMOS管M2溝道寬長(zhǎng)比是NMOS管M1溝道寬長(zhǎng)比的N倍，NMOS管M1的漏-源電壓以及NMOS管M2的漏-源電壓均大于200mV，則NMOS管M1的柵-源電壓V_GS1與NMOS管M2的柵-源電壓V_GS2之差ΔV_GS為：

由式(6)可知，工作在亞閾值區(qū)的兩個(gè)MOS管的柵-源電壓之差ΔV_GS具有正溫度特性。運(yùn)算放大器A1使得運(yùn)算放大器輸入節(jié)點(diǎn)A的電壓V_A等于輸入節(jié)點(diǎn)B的電壓V_B，即V_A＝V_B＝V_GS1，則PMOS管M4的漏極電流I₄為：

式中R₂是電阻R2的阻值，且所有電阻采用相同材料。PMOS管M31與PMOS管M4具有相同的溝道寬長(zhǎng)比，則PMOS管M31的漏極電流I₃₁有I₃₁＝I₄，且在電阻R4以及電阻R5上產(chǎn)生的電壓降V_PTAT為：

式中R₄與R₅分別是電阻R4和電阻R5的阻值。由式(7)可知電壓V_PTAT具有正溫度特性。運(yùn)算放大器A2使得運(yùn)算放大器輸入節(jié)點(diǎn)B的電壓V_B等于輸入節(jié)點(diǎn)C的電壓V_C，即V_C＝V_B＝V_GS1，則PMOS管M5的漏極電流I₅為：

式中R₃是電阻R3的阻值。PMOS管M30與PMOS管M5具有相同的溝道寬長(zhǎng)比，因而PMOS管M30的漏極電流I₃₀有I₃₀＝I₅，且在電阻R4及電阻R5上產(chǎn)生的電壓降V_CTAT為：

由式(5)及式(10)可知電壓V_CTAT具有負(fù)溫度特性。

本發(fā)明為補(bǔ)償?shù)蜏貐^(qū)域輸出電壓V_REF的溫度非線(xiàn)性項(xiàng)，采用低溫區(qū)域溫度分段補(bǔ)償電路3。PMOS管M6溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)比的K₁倍，則PMOS管M6的漏極電流I₆為：

PMOS管M7溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₂倍，NMOS管M10與NMOS管M11具有相同的溝道寬長(zhǎng)比，則NMOS管M10的漏極電流I₁₀為：

NMOS管M8溝道寬長(zhǎng)比是NMOS管M9溝道寬長(zhǎng)比的K₃倍，則NMOS管M8的漏極電流I₈有I₈＝K₃(I₆-I₁₀)。由式(11)和式(12)可知，在溫度T大于參考溫度T_r1(其中T_r1＜T₀)范圍內(nèi)，通過(guò)優(yōu)化參數(shù)K₁和K₂有I₈＝0，因而NMOS管M8的漏極電流I₈為：

同理，PMOS管M16溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)比的K₄倍，PMOS管M17溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₅倍，NMOS管M14與NMOS管M15具有相同的溝道寬長(zhǎng)比，NMOS管M12溝道寬長(zhǎng)比是NMOS管M13溝道寬長(zhǎng)比的K₆倍，則在參考溫度T_r2(其中T_r2＜T_r1)處，通過(guò)優(yōu)化參數(shù)K₄與K₅，NMOS管M12的漏極電流I₁₂為：

本發(fā)明為補(bǔ)償高溫區(qū)域輸出電壓V_REF的溫度非線(xiàn)性項(xiàng)，采用高溫區(qū)域溫度分段補(bǔ)償電路4。PMOS管M22溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)比的K₇倍，NMOS管M18與NMOS管M19具有相同的溝道寬長(zhǎng)比，PMOS管M23溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₈倍，NMOS管M21溝道寬長(zhǎng)比是NMOS管M20溝道寬長(zhǎng)比的K₉倍，則在參考溫度T_r3(其中T_r3＞T₀)處，通過(guò)優(yōu)化參數(shù)K₇與K₈，NMOS管M21的漏極電流I₂₁為：

PMOS管M28溝道寬長(zhǎng)比是PMOS管M5溝道寬長(zhǎng)比的K₁₀倍，NMOS管M24與NMOS管M25具有相同的溝道寬長(zhǎng)比，PMOS管M29溝道寬長(zhǎng)比是PMOS管M4溝道寬長(zhǎng)比的K₁₁倍，NMOS管M27溝道寬長(zhǎng)比是NMOS管M26溝道寬長(zhǎng)比的K₁₂倍，則在參考溫度T_r4(其中T_r4＞T_r3)處，通過(guò)優(yōu)化參數(shù)K₁₀與K₁₁，NMOS管M27的漏極電流I₂₇為：

由式(1)-式(16)可知，帶隙基準(zhǔn)參考電路的輸出電壓V_REF為：

V_REF＝V_CTAT+V_PTAT-V_NL1-V_NL2-V_NL3-V_NL4 (17)

其中，

由式(8)、式(10)、式(17)-式(21)可知，本發(fā)明的帶隙基準(zhǔn)電路的輸出電壓V_REF的溫度特性曲線(xiàn)可分為五個(gè)區(qū)域，其曲線(xiàn)圖如圖5所示：

區(qū)域1，溫度T大于參考溫度T_r1且小于參考溫度T_r3，即T_r1＜T＜T_r3。在該區(qū)域中V_NL1、V_NL2、V_NL3、V_NL4均為可忽略的小，帶隙基準(zhǔn)參考電路的輸出電壓V_REF主要由V_PTAT和V_CTAT貢獻(xiàn)，帶隙基準(zhǔn)參考電路的輸出電壓V_REF為：

V_REF＝V_CTAT+V_PTAT (22)

區(qū)域2，溫度T大于參考溫度T_r2且小于參考溫度T_r1，即T_r2＜T＜T_r1。在該區(qū)域中V_NL2、V_NL3、V_NL4均為可忽略的小，帶隙基準(zhǔn)參考電路的輸出電壓V_REF主要由V_PTAT、V_CTAT及V_NL1貢獻(xiàn)，帶隙基準(zhǔn)參考電路的輸出電壓V_REF為：

V_REF＝V_CTAT+V_PTAT-V_NL1 (31)

區(qū)域3，溫度T小于參考溫度T_r2，即T＜T_r2。在該區(qū)域中V_NL3、V_NL4均為可忽略的小，帶隙基準(zhǔn)參考電路的輸出電壓V_REF主要由V_PTAT、V_CTAT、V_NL1及V_NL2貢獻(xiàn)，帶隙基準(zhǔn)參考電路的輸出電壓V_REF為：

V_REF＝V_CTAT+V_PTAT-V_NL1-V_NL2 (32)

區(qū)域4，溫度T大于參考溫度T_r3且小于參考溫度T_r4，即T_r3＜T＜T_r4。在該區(qū)域中V_NL1、V_NL2、V_NL4均為可忽略的小，帶隙基準(zhǔn)參考電路的輸出電壓V_REF主要由V_PTAT、V_CTAT及V_NL3貢獻(xiàn)，帶隙基準(zhǔn)參考電路的輸出電壓V_REF為：

V_REF＝V_CTAT+V_PTAT-V_NL3 (33)

區(qū)域5，溫度T大于參考溫度T_r4，即T＞T_r4。在該區(qū)域中V_NL1、V_NL2均為可忽略的小，帶隙基準(zhǔn)參考電路的輸出電壓V_REF主要由V_PTAT、V_CTAT、V_NL3及V_NL4貢獻(xiàn)，帶隙基準(zhǔn)參考電路的輸出電壓V_REF為：

V_REF＝V_CTAT+V_PTAT-V_NL3-V_NL4 (34)

圖6為本發(fā)明的無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路的輸出電壓V_REF的溫度特性仿真曲線(xiàn)，其中橫坐標(biāo)為溫度，縱坐標(biāo)為帶隙基準(zhǔn)的輸出電壓。仿真結(jié)果顯示，在-30℃～125℃的溫度范圍內(nèi)，該無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路輸出電壓V_REF的溫度系數(shù)為1.48ppm/℃。

為提高帶隙基準(zhǔn)參考電路輸出電壓的電源抑制比，本發(fā)明采用了前調(diào)整器電路1，前調(diào)整器電路1的輸出電壓V_REG為一階帶隙基準(zhǔn)電路2、低溫區(qū)域溫度分段補(bǔ)償電路3、高溫區(qū)域溫度分段補(bǔ)償電路4提供工作電壓。采用前調(diào)整器電路1提高帶隙基準(zhǔn)輸出電壓的電源抑制比的原理為：當(dāng)電源電壓VDD中存在紋波電壓v_dd時(shí)，會(huì)引起PMOS管M33的漏極同樣出現(xiàn)紋波電壓v_reg，紋波電壓v_reg會(huì)引起PMOS管M4的柵極和漏極分別產(chǎn)生波動(dòng)電壓v_d和v_b，波動(dòng)電壓v_d與波動(dòng)電壓v_b分別輸入由NMOS管M35、NMOS管M36、PMOS管M38以及PMOS管M39構(gòu)成的差分放大器的輸入端(即波動(dòng)電壓v_d輸入PMOS管M39的柵極，波動(dòng)電壓v_b輸入PMOS管M38的柵極)經(jīng)放大后輸出至NMOS管M37的柵極，并通過(guò)NMOS管M37抑制PMOS管M33漏極電壓的變化，從而有效地抑制了外部電源電壓VDD的變化，提高了帶隙基準(zhǔn)輸出電壓的電源抑制比。

圖7為本發(fā)明的無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路的輸出電壓V_REF的電源抑制比仿真曲線(xiàn)，其中橫坐標(biāo)為頻率，縱坐標(biāo)為帶隙基準(zhǔn)輸出電壓的電源抑制比。仿真結(jié)果顯示，在1Hz～1GHz的頻率范圍內(nèi)，本發(fā)明的無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路的輸出電壓在1Hz、100Hz、100kHz、1MHz頻率處，其電源抑制比分別達(dá)到了-104.54dB、-104.54dB、-80.03dB、-32.2dB。

本申請(qǐng)的上述實(shí)施例中，通過(guò)提供一種無(wú)雙極晶體管的高階溫度補(bǔ)償帶隙基準(zhǔn)參考電路，包括前調(diào)整器電路、一階帶隙基準(zhǔn)電路、低溫區(qū)域溫度分段補(bǔ)償電路、高溫區(qū)域溫度分段補(bǔ)償電路和啟動(dòng)電路。本申請(qǐng)實(shí)施例一階帶隙基準(zhǔn)利用工作在亞閾值區(qū)的NMOS管實(shí)現(xiàn)，并采用溫度分段補(bǔ)償技術(shù)分別將低溫區(qū)域的兩個(gè)溫度分段補(bǔ)償電壓(V_NL11和V_NL2)以及高溫區(qū)域的兩個(gè)溫度分段補(bǔ)償電壓(V_NL3和V_NL4)從帶隙基準(zhǔn)電路的輸出電壓中抽去除，從而得到高階溫度補(bǔ)償?shù)幕鶞?zhǔn)電壓V_REF，采用該技術(shù)能夠有效地降低基準(zhǔn)電壓的溫度系數(shù)；本發(fā)明還采用前調(diào)整器技術(shù)，即在帶隙基準(zhǔn)電路中加入前調(diào)整器電路1，并將前調(diào)整器電路1的輸出電壓V_REG作為一階帶隙基準(zhǔn)電路2、低溫區(qū)域溫度分段補(bǔ)償電路3以及高溫區(qū)域溫度分段補(bǔ)償電路4的工作電源電壓，采用該技術(shù)能夠有效地提高基準(zhǔn)電壓的電源抑制比，從而得到高電源抑制比的帶隙基準(zhǔn)參考電路。

以上這些實(shí)施例應(yīng)理解為僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的保護(hù)范圍。在閱讀了本發(fā)明的記載的內(nèi)容之后，技術(shù)人員可以對(duì)本發(fā)明作各種改動(dòng)或修改，這些等效變化和修飾同樣落入本發(fā)明權(quán)利要求所限定的范圍。