1.一種基于FPGA實(shí)時(shí)控制的高速數(shù)據(jù)采集系統(tǒng)，其特征在于，至少包括：依次連接的前置放大器（1），高速A/D轉(zhuǎn)換器（2），F(xiàn)PGA模塊（3），以及 ARM處理器（4）；FPGA模塊（3）連接有FLASH存儲(chǔ)器（5）和SDRAM存儲(chǔ)器（6）；所述FPGA模塊（3）包括FIFO存儲(chǔ)器（31）、數(shù)控分頻器（32）、FPGA邏輯處理器（33）和串口電路（34）；所述FIFO存儲(chǔ)器（31）與所述FPGA邏輯處理器（33）相連，所述FPGA邏輯處理器（33）與所述的數(shù)控分頻器（32）和串口電路（34）相連；所述串口電路（34）與ARM處理器（4）相連；所述的FIFO存儲(chǔ)器（31）、數(shù)控分頻器（32）均分別與所述高速A/D轉(zhuǎn)換器（2）相連。
2.根據(jù)權(quán)利要求1所述的基于FPGA實(shí)時(shí)控制的高速數(shù)據(jù)采集系統(tǒng)，其特征在于：所述FPGA模塊（3）還連接有JTAG接口（7）。
3.根據(jù)權(quán)利要求2所述的基于FPGA實(shí)時(shí)控制的高速數(shù)據(jù)采集系統(tǒng)，其特征在于：所述JTAG接口（7）為下載接口。