1.一種基于FPGA和ARM實(shí)時(shí)控制的數(shù)據(jù)傳輸系統(tǒng)，其特征在于，至少包括：電源模塊（1）、IO控制模塊（2）、FPGA模塊、ARM控制模塊和上位機(jī)（8）；所述FPGA模塊包括FPGA處理器（3）、片外緩存模塊（4）和時(shí)鐘控制模塊（5），所述的IO控制模塊（2）、片外緩存模塊（4）和時(shí)鐘控制模塊（5）均分別與所述FPGA處理器（3）相連；所述ARM控制模塊包括ARM控制器（6）和與所述ARM控制器（6）相連的存儲(chǔ)器（7）；所述ARM控制器（6）與FPGA處理器（3）、上位機(jī)（8）相連；電源模塊（1）與所述的IO控制模塊（2）、FPGA處理器（3）和ARM控制器（6）均相連。
2.根據(jù)權(quán)利要求1所述的基于FPGA和ARM實(shí)時(shí)控制的數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述電源模塊（1）包括LDO電源和DCDC電源，所述LDO電源與FPGA處理器（3）相連；所述DCDC電源與所述的IO控制模塊（2）和ARM控制器（6）均相連。
3.根據(jù)權(quán)利要求2所述的基于FPGA和ARM實(shí)時(shí)控制的數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述DCDC電源的輸出電壓為3.3V。
4.根據(jù)權(quán)利要求2所述的基于FPGA和ARM實(shí)時(shí)控制的數(shù)據(jù)傳輸系統(tǒng)，其特征在于：所述LDO電源的輸出電壓有1.2V和2.5V。