本實(shí)用新型涉及一種通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)。

背景技術(shù)：

同步位置輸出比較一般由單獨(dú)的硬件控制器通過內(nèi)部的DSP芯片進(jìn)行位置比較和輸出，可以實(shí)現(xiàn)實(shí)時(shí)高精度的比較輸出，但是結(jié)構(gòu)固化，不容易擴(kuò)展。

純軟件總線運(yùn)動控制可以提供靈活和高性價(jià)比的控制方案，但是總線的掃描周期相對于硬件控制器的周期更長，不能做到很好的實(shí)時(shí)同步位置輸出。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型要解決的技術(shù)問題是：為了克服現(xiàn)有技術(shù)不足，提供一種通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)。

本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是：一種通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)，包括工控機(jī)、總線型伺服驅(qū)動器和同步位置比較輸出模塊，所述總線型伺服驅(qū)動器上設(shè)有脈沖反饋接口，所述總線型伺服驅(qū)動器的輸入端與工控機(jī)電連接；

所述同步位置比較輸出模塊包括第一脈沖接口、第二脈沖接口、第三脈沖接口、第四脈沖接口、ESC芯片、MCU芯片、FPGA芯片和同步位置比較輸出接口，所述ESC芯片、MCU芯片、FPGA芯片和同步位置比較輸出接口依次電連接，所述第一脈沖接口、第二脈沖接口、第三脈沖接口和第四脈沖接口分別與FPGA芯片電連接，所述總線型伺服驅(qū)動器的輸出端與同步位置比較輸出模塊的輸入端電連接，所述同步位置比較輸出模塊的輸出端與ESC芯片電連接；

所述總線型伺服驅(qū)動器上設(shè)有脈沖反饋接口，所述總線型伺服驅(qū)動器通過脈沖反饋接口與第一脈沖接口電連接。

作為優(yōu)選，所述總線型伺服驅(qū)動器通過RJ45網(wǎng)線與工控機(jī)電連接。

作為優(yōu)選，所述總線型伺服驅(qū)動器通過RJ45網(wǎng)線與同步位置比較輸出模塊電連接。

作為優(yōu)選，所述工控機(jī)采用windows操作系統(tǒng)。

本實(shí)用新型的有益效果是，該通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)可以通過純軟件總線運(yùn)動控制來控制伺服驅(qū)動器和電機(jī)的運(yùn)動，通過總線通訊的同步位置比較輸出模塊的硬件MCU芯片里做同步位置輸出的比較和輸出，不但能靈活的實(shí)現(xiàn)電機(jī)的運(yùn)動控制，又能實(shí)現(xiàn)高精度的硬件實(shí)時(shí)同步位置輸出。

附圖說明

下面結(jié)合附圖和實(shí)施例對本實(shí)用新型進(jìn)一步說明。

圖1是本實(shí)用新型通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)的系統(tǒng)原理圖；

圖中：A.工控機(jī)，B.總線型伺服驅(qū)動器，C.同步位置比較輸出模塊。

具體實(shí)施方式

現(xiàn)在結(jié)合附圖對本實(shí)用新型作進(jìn)一步詳細(xì)的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本實(shí)用新型的基本結(jié)構(gòu)，因此其僅顯示與本實(shí)用新型有關(guān)的構(gòu)成。

如圖1所示，一種通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)，包括A工控機(jī)、總線型伺服驅(qū)動器B和同步位置比較輸出模塊C，所述總線型伺服驅(qū)動器B上設(shè)有脈沖反饋接口，所述總線型伺服驅(qū)動器B的輸入端與工控機(jī)A電連接；

所述同步位置比較輸出模塊C包括第一脈沖接口、第二脈沖接口、第三脈沖接口、第四脈沖接口、ESC芯片、MCU芯片、FPGA芯片和同步位置比較輸出接口，所述ESC芯片、MCU芯片、FPGA芯片和同步位置比較輸出接口依次電連接，所述第一脈沖接口、第二脈沖接口、第三脈沖接口和第四脈沖接口分別與FPGA芯片電連接，所述總線型伺服驅(qū)動器B的輸出端與同步位置比較輸出模塊C的輸入端電連接，所述同步位置比較輸出模塊C的輸出端與ESC芯片電連接；

所述總線型伺服驅(qū)動器B上設(shè)有脈沖反饋接口，所述總線型伺服驅(qū)動器B通過脈沖反饋接口與第一脈沖接口電連接。

作為優(yōu)選，所述總線型伺服驅(qū)動器B通過RJ45網(wǎng)線與工控機(jī)A電連接。

作為優(yōu)選，所述總線型伺服驅(qū)動器B通過RJ45網(wǎng)線與同步位置比較輸出模塊C電連接。

作為優(yōu)選，所述工控機(jī)A采用windows操作系統(tǒng)。

工控機(jī)A：純軟件總線運(yùn)動控制采用Windows操作系統(tǒng)，在工業(yè)電腦的Windows操作系統(tǒng)上裝純軟件運(yùn)動控制內(nèi)核跟實(shí)時(shí)內(nèi)核，把工控機(jī)的網(wǎng)卡配置成帶有實(shí)時(shí)總線通訊的網(wǎng)卡，這樣就相當(dāng)于一臺控制器可以控制總線型的伺服跟模塊，實(shí)現(xiàn)所需要的運(yùn)動。

總線型伺服驅(qū)動器B：用RJ45網(wǎng)線連接就可以實(shí)現(xiàn)純軟件的運(yùn)動控制軟件直接控制總線型驅(qū)動器的，通過位置、速度和力矩三種方式對伺服馬達(dá)進(jìn)行控制，實(shí)現(xiàn)高精度的傳動系統(tǒng)定位。

同步位置比較輸出模塊C：根據(jù)伺服電機(jī)的位置定義高速脈沖的輸出，這個(gè)功能包含兩種不同類型的同步位置比較輸出，任意點(diǎn)的位置比較輸出跟連續(xù)的位置比較輸出，每個(gè)同步位置比較輸出有兩路，因此同步位置比較輸出接口總共有四路的位置比較輸出，并且可以任意進(jìn)行選擇，同步位置比較輸出的脈沖寬度可以達(dá)到6.94ns-116ms,輸出的脈沖頻率可以達(dá)到10MHz，脈沖輸出延時(shí)只有0.2us，用工控機(jī)A帶有純軟件運(yùn)動控制引擎連接總線型伺服驅(qū)動器B反饋信號到同步位置比較輸出模塊C，簡化了硬件跟接線。在純軟件運(yùn)動控制中設(shè)置好開始位置、結(jié)束位置、脈沖間隔、脈沖寬度，當(dāng)同步位置比較輸出模塊C接收反饋位置信息跟實(shí)際的位置信息一樣的時(shí)候，就會有脈沖輸出頻率達(dá)到10MHz的方波。如果設(shè)置的是連續(xù)的位置比較輸出，就會在連續(xù)位置比較輸出的1、2端口或者3、4端口接收到從開始位置到結(jié)束位置的相同脈寬的連續(xù)方波，電壓達(dá)到10V。如果設(shè)置的是任意點(diǎn)的位置比較輸出，就會在任意位置比較輸出的5、6端口或者7、8端口接收到任意點(diǎn)上的固定的脈寬，電壓達(dá)到10V。

該通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)通過工控機(jī)A中的純軟件運(yùn)動控制軟件通過RJ45的網(wǎng)線從配置成實(shí)時(shí)網(wǎng)卡連接到總線型伺服驅(qū)動器B并連接到同步位置比較輸出模塊C，從脈沖反饋信號就可以反饋位置信息到硬件同步位置比較輸出模塊C的第一脈沖上，同步位置比較輸出模塊C通過實(shí)時(shí)總線的SDO(服務(wù)數(shù)據(jù)對象)通訊，將反饋回來的位置數(shù)據(jù)通過FPGA網(wǎng)絡(luò)芯片，下載到MCU處理器中，脈沖控制模塊的MCU處理器將實(shí)時(shí)檢查總線型伺服驅(qū)動器B傳回的反饋位置數(shù)據(jù)，通過ESC進(jìn)行通訊，與實(shí)際位置數(shù)據(jù)進(jìn)行比較，就能在同步位置比較輸出接口上有脈沖輸出。

與現(xiàn)有技術(shù)相比，該通過實(shí)時(shí)總線模塊和軟件運(yùn)動引擎實(shí)現(xiàn)的控制系統(tǒng)可以通過純軟件總線運(yùn)動控制來控制伺服驅(qū)動器和電機(jī)的運(yùn)動，通過總線通訊的同步位置比較輸出模塊C的硬件MCU芯片里做同步位置輸出的比較和輸出，不但能靈活的實(shí)現(xiàn)電機(jī)的運(yùn)動控制，又能實(shí)現(xiàn)高精度的硬件實(shí)時(shí)同步位置輸出。

以上述依據(jù)本實(shí)用新型的理想實(shí)施例為啟示，通過上述的說明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項(xiàng)實(shí)用新型技術(shù)思想的范圍內(nèi)，進(jìn)行多樣的變更以及修改。本項(xiàng)實(shí)用新型的技術(shù)性范圍并不局限于說明書上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來確定其技術(shù)性范圍。