本實用新型涉及斷路器控制電路技術(shù)領(lǐng)域，具體來說是一種低壓脫扣器驅(qū)動電路。

[

背景技術(shù)：
]

脫扣器驅(qū)動電路是屬于斷路器的核心部件低壓控制器的控制部分，現(xiàn)有的智能低壓控制器是通過微電子技術(shù)實現(xiàn)傳統(tǒng)三段保護(hù)，然而各種保護(hù)最終手段都得通過給驅(qū)動電路傳輸一個高電平，使得驅(qū)動脫扣器脫扣，斷路器斷開故障電網(wǎng)，從而實現(xiàn)電網(wǎng)的保護(hù)。現(xiàn)在的驅(qū)動原理是控制器輸出一個數(shù)字高電平給脫扣器驅(qū)動電路，脫扣器立即脫扣，但是由于微控制單元的抗干擾性能不高，外部干擾極易控制邏輯失效，從而導(dǎo)致脫扣器誤動作。

[

技術(shù)實現(xiàn)要素：
]

本實用新型是在保留原有控制器電路的原則下，針對脫扣器誤動作這一問題，將驅(qū)動電路由原來的高低電平控制改造成特定電平控制，提供一種低壓脫扣器驅(qū)動電路。

為了實現(xiàn)上述目的，設(shè)計一種低壓脫扣器驅(qū)動電路，包括比較器電路、異或門邏輯電路及緩沖器電路，所述的脫扣器驅(qū)動電路由微控制器的DA端輸出的脈沖電平信號及微控制器的IO端的高低電平信號控制，微控制器的DA端連接至比較器電路的正極輸入端，所述的比較器電路中將通過電阻轉(zhuǎn)換產(chǎn)生的不同電壓值送入比較器電路的負(fù)極輸入端，比較器電路的輸出端分別送入異或邏輯門電路的兩輸入端中，異或門邏輯電路比較電壓后輸出高電平或低電平信號至緩沖器電路的信號輸入端，所述的緩沖器電路由微控制器的IO端輸出的高低電平信號控制緩沖器電路的啟閉，并根據(jù)異或門邏輯電路輸出的電平信號控制脫扣器動作。

所述的比較器電路包括比較器IC1A、比較器IC1B、電阻R1、電阻R4、電阻R5、電阻R7、電阻R8、電阻R9、電容C7、電容C8、電感L1、電感L2，微控制器的DA端抽出一端串聯(lián)電感L1、電阻R1后連接至比較器IC1A的3號正極輸入端，微控制器的DA端另抽出一端連接電感L2、電阻R7后接至比較器IC1B的5號正極輸入端,比較器IC1A的3號正極輸入端及電阻R1之間并聯(lián)接有電容C7后接地，比較器IC1A的2號負(fù)極輸入端接電阻R4后接電源Vcc，比較器IC1A的4號管腳接電源Vcc，并抽出一端接電容C2后接地，比較器IC1A的1號管腳連接至異或門邏輯電路的1號管腳，在比較器IC1A的2號管腳與比較器IC1B的6號管腳之間接有電阻R5，比較器IC1B的6號管腳另引出一端串聯(lián)電阻R9及電阻R8接至電感L2一端，在電阻R7與比較器IC1B的5號正極輸入端之間接有電容C8后接地，所述的比較器IC1B的7號管腳連接至異或門邏輯電路的2號管腳。

所述的異或門邏輯電路由型號為74LVC1G86GV的芯片IC3、電阻R2、電阻R3、電容C1、電容C5、電容C6組成，芯片IC3的1號管腳、2號管腳分別連接比較器電路的輸出端，芯片IC3的5號管腳接電源Vcc，并抽出一端接有電容C5后接地，在芯片IC3的5號管腳與1號管腳之間接有電阻R2，芯片IC3的5號管腳與2號管腳之間接有電阻R3，所述的芯片IC3的3號管腳接地，在芯片IC3的3號管腳與1號管腳之間接有電容C5，芯片IC3的3號管腳與2號管腳之間接有電容C6，在芯片IC3的4號管腳并聯(lián)電阻R11后連接至緩沖器電路的2號管腳1A端。

所述的緩沖器電路由型號為SN74HCT125D帶使能的芯片IC2、電容C4、極性電容C3及電阻R6組成，芯片IC2的1號管腳連接至微控制器的IO端，芯片IC2的14號管腳接電源Vcc，芯片IC2的7號管腳接地，在芯片IC2的14號管腳與7號管腳之間并聯(lián)接有電容C4、極性電容C3，芯片IC2的3號管腳接有電容R6后接地并抽出一端連接至脫扣器。

本實用新型同現(xiàn)有技術(shù)相比，其優(yōu)點在于：本電路通過微控制器輸出的IO信號開啟緩沖區(qū)，而后微控制器的DA端輸出一個特定幅值的電壓輸入到電路中，驅(qū)動信號才能輸出到后級脫扣器，使得電路正常去驅(qū)動脫扣器脫扣，否則不會響應(yīng)，脫扣完成后，關(guān)閉緩沖區(qū)，由于該電路運用兩路比較器電路、異或門邏輯電路進(jìn)行比較輸出，抗干擾能力高，能夠在極惡劣環(huán)境下工作，避免由于現(xiàn)場復(fù)雜環(huán)境所引起的脫扣器誤動作現(xiàn)象。

[附圖說明]

圖1是本實用新型的連接示意圖；

圖2是本實用新型的電路原理圖。

[具體實施方式]

下面結(jié)合附圖對本實用新型作進(jìn)一步說明，這種裝置的結(jié)構(gòu)和原理對本專業(yè)的人來說是非常清楚的。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。

參見圖1，低壓脫扣器驅(qū)動電路包括比較器電路、異或門邏輯電路及緩沖器電路，脫扣器驅(qū)動電路由微控制器的DA端輸出的脈沖電平信號及微控制器的IO端的高低電平信號控制，微控制器的DA端連接至比較器電路的正極輸入端，所述的比較器電路中將通過電阻轉(zhuǎn)換產(chǎn)生的不同電壓值送入比較器電路的負(fù)極輸入端，比較器電路的輸出端分別送入異或邏輯門電路的兩輸入端中，異或門邏輯電路比較電壓后輸出高電平或低電平信號至緩沖器電路的信號輸入端，緩沖器電路由微控制器的IO端輸出的高低電平信號控制緩沖器電路的啟閉，并根據(jù)異或門邏輯電路輸出的電平信號控制脫扣器動作。

具體電路原理圖見圖2，比較器電路包括比較器IC1A、比較器IC1B、電阻R1、電阻R4、電阻R5、電阻R7、電阻R8、電阻R9、電容C7、電容C8、電感L1、電感L2，微控制器的DA端抽出一端串聯(lián)電感L1、電阻R1后連接至比較器IC1A的3號正極輸入端，微控制器的DA端另抽出一端連接電感L2、電阻R7后接至比較器IC1B的5號正極輸入端,比較器IC1A的3號正極輸入端及電阻R1之間并聯(lián)接有電容C7后接地，比較器IC1A的2號負(fù)極輸入端接電阻R4后接電源Vcc，比較器IC1A的4號管腳接電源Vcc，并抽出一端接電容C2后接地，比較器IC1A的1號管腳連接至異或門邏輯電路的1號管腳，在比較器IC1A的2號管腳與比較器IC1B的6號管腳之間接有電阻R5，比較器IC1B的6號管腳另引出一端串聯(lián)電阻R9及電阻R8接至電感L2一端，在電阻R7與比較器IC1B的5號正極輸入端之間接有電容C8后接地,比較器IC1B的7號管腳連接至異或門邏輯電路的2號管腳；異或門邏輯電路由型號為74LVC1G86GV的芯片IC3、電阻R2、電阻R3、電容C1、電容C5、電容C6組成，芯片IC3的1號管腳、2號管腳分別連接比較器電路的輸出端，芯片IC3的5號管腳接電源Vcc，并抽出一端接有電容C5后接地，在芯片IC3的5號管腳與1號管腳之間接有電阻R2，芯片IC3的5號管腳與2號管腳之間接有電阻R3，芯片IC3的3號管腳接地，在芯片IC3的3號管腳與1號管腳之間接有電容C5，芯片IC3的3號管腳與2號管腳之間接有電容C6，在芯片IC3的4號管腳并聯(lián)電阻R11后連接至緩沖器電路的2號管腳1A端。緩沖器電路由型號為SN74HCT125D帶使能的芯片IC2、電容C4、極性電容C3及電阻R6組成，芯片IC2的1號管腳連接至微控制器的IO端，芯片IC2的14號管腳接電源Vcc，芯片IC2的7號管腳接地，在芯片IC2的14號管腳與7號管腳之間并聯(lián)接有電容C4、極性電容C3，芯片IC2的3號管腳接有電容R6后接地并抽出一端連接至脫扣器。圖中VCC、GND分別為電源以及地，MCP6004組成電壓比較器電路，74LVC1G86GV異或門電路，SN74HCT125D為帶使能的緩沖器電路。脫扣器可以接任何形式的脫扣器，電路圖中僅提供一個確定的、無干擾的脫扣電平。L1、L2是阻止高頻信號通過線路，防止交流成分造成的DA信號輸出電平跳動。R1、C7、R7、C8同樣是防止高頻信號通過線路，造成的DA信號輸出電平跳動，目的是出于冗余考慮。R2、R3、R6、R10、R11電阻是用于電路啟動瞬間提供一個默認(rèn)的電平，防止啟動瞬間電路誤動。C1、C2、C3、C4用于電源濾波，C5、C6用于信號濾波。

該電路通過微控制器的DA端輸出一個特定幅值的脈沖電平(比如幅值為3V的電平)，用運算放大芯片IC1組成一個兩路比較器電路，通過電阻分壓產(chǎn)生兩路不同的電壓值(比如2.75V、3.25V)，送入兩個比較的負(fù)端，微控制器的DA端接兩路比較器的正端，當(dāng)微控制DA端輸出電壓在兩路不同電壓值之間(比如3V)，IC1比較器會產(chǎn)生一高一低兩路電平信號，送入異或邏輯門電路中，異或邏輯門電路經(jīng)過比較后會輸出一個高電平。此時通過微控制器的IO端控制緩沖電路IC2打開，則高電平信號通過，驅(qū)動脫扣器脫扣，如果微控制器不控制緩沖電路打開，則緩沖區(qū)持續(xù)輸出低電路，脫扣器不脫扣。當(dāng)微控制器的DA端輸出電壓不在此兩路電壓之間，異或邏輯門電路即輸出低電平，此時即使通過微控制器的IO腳控制緩沖電路打開，緩沖電路也只會輸出低電平，不會驅(qū)動脫扣器脫扣，從而避免由于現(xiàn)場復(fù)雜環(huán)境所引起的脫扣器誤動作現(xiàn)象。