本發(fā)明涉及集成電路技術領域，具體涉及一種高電源抑制比全CMOS基準電壓源。

背景技術：

基準電壓源在數(shù)模混合電路和模擬混合電路中是一個重要的模塊，常常被應用于電壓管理芯片、數(shù)模轉換器(DAC)、模數(shù)轉換器(ADC)和鎖相環(huán)(PLL)、低壓差線性穩(wěn)壓器(LDO)等電路中，基準電壓源為系統(tǒng)提供直流參考電壓。高精度、高穩(wěn)定性的基準電壓源是高性能模擬集成電路的必要單元。鑒于具有低溫度系數(shù)、高電源抑制比、以及能與標準CMOS工藝相兼容等優(yōu)點，使得CMOS基準電壓源電路獲得了廣泛的研究和應用，它為系統(tǒng)提供一個受電源電壓、工藝參數(shù)和溫度變化影響很小的直流電壓或電流，其性能直接影響到了系統(tǒng)的精度和穩(wěn)定性。

隨著集成電路系統(tǒng)的進一步復雜化，對于模擬集成電路基本模塊，如ADC、DAC、LDO等電路提出了更高的精度及速度要求，這就使得對片內(nèi)集成的CMOS基準電壓源提出了更高的要求。此外，CMOS基準電壓源在根據(jù)不同的應用需要滿足低電源電壓、高精度、低功耗、高電源抑制比(PSRR)和低電壓調(diào)整率(LS)等不同要求。因此，研究設計滿足不同性能要求的不同電路結構的CMOS基準電壓源具有現(xiàn)實意義和實用價值。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題是現(xiàn)有基準電壓源版圖面積大，功耗高，以及電源抑制比較低的問題，提供一種高電源抑制比全CMOS基準電壓源。

為解決上述問題，本發(fā)明是通過以下技術方案實現(xiàn)的：

一種高電源抑制比全CMOS基準電壓源，包括基準電壓源，該基準電壓源包括啟動電路、電流源電路和溫度補償電路；啟動電路的輸出端連接電流源電路的輸入端，電流源電路的輸出端連接溫度補償電路的輸入端，溫度補償電路的輸出端形成整個基準電壓源的輸出端；

啟動電路，幫助基準源擺脫簡并偏置點，進入正常工作狀態(tài)；

電流源電路，利用工作在亞閾值區(qū)MOS管工作特性，產(chǎn)生納安量級的基準電流；采用共源共柵電流鏡，抑制電源噪聲；采用工作在線性區(qū)的MOS管代替?zhèn)鹘y(tǒng)基準電壓源中的電阻，為基準電壓產(chǎn)生電路提供電流偏置；

溫度補償電路，利用不同的MOS管形成柵源電壓差，通過相互調(diào)節(jié)，得到一個與溫度無關的參考電壓。

上述方案中，形成柵源電壓差的MOS管是1.8V的MOS管和3.3V的MOS管。

上述方案中，啟動電路包括PMOS管M₁、M₂、M₃，NMOS管M₄、M₅，以及電容C₁；PMOS管M₁和M₃的源極連接到電源VDD；電容C₁的下極板和NMOS管M₄和M₅的源極連接到地GND；PMOS管M₁的柵極和漏極與PMOS管M₂的源極相連接；PMOS管M₂的柵極和漏極、PMOS管M₃的柵極、NMOS管M₄的柵極與電容C₂的上極板相連接；NMOS管M₃和M₄的漏極與M₅的柵極相連接；NMOS管M₅的漏極形成啟動電路的輸出端，并與電流源電路的輸入端連接。

上述方案中，電流源電路包括PMOS管M₆、M₇、M₁₁、M₁₂、M₁₅、M₁₆，以及NMOS管M₈、M₉、M₁₀、M₁₃、M₁₄、M₁₇、M₁₈；PMOS管M₆、M₁₁和M₁₅的源極連接到電源VDD；NMOS管M₁₀、M₁₄、M₁₈的源極連接到地GND；PMOS管M₆的柵極和漏極、PMOS管M₇的源極、PMOS管M₁₁和M₁₅的柵極相連接，形成電流源電路的第一輸出端，并與溫度補償電路的第一輸入端連接；PMOS管M₇的柵極和漏極與NMOS管M₈的漏極、PMOS管M₁₂和M₁₆的柵極相連接，形成電流源電路的第二輸出端，并與溫度補償電路的第二輸入端連接；NMOS管M₈的柵極與PMOS管M₁₂的漏極、NMOS管M₁₃的柵極和漏極相連接，形成電流源電路的輸入端，并與啟動電路的輸出端連接；NMOS管M₈的源極與NMOS管M₉的漏極相連接；NMOS管M₉的柵極、NMOS管M₁₄的柵極和漏極與NMOS管M₁₃的源極相連接；NMOS管M₉的源極與NMOS管M₁₀的漏極相連接；NMOS管M₁₀、M₁₇和M₁₈的柵極和NMOS管M₁₇的漏極連接到PMOS管M₁₆的漏極；PMOS管M₁₁的漏極與PMOS管M₁₂的源極相連接；PMOS管M₁₅的漏極與PMOS管M₁₆的源極相連接；NMOS管M₁₇的源極與NMOS管M₁₈的漏極相連接。

上述方案中，溫度補償電路包括PMOS管M₁₉、M₂₀，NMOS管M₂₁、M₂₂，以及電容C₂；PMOS管M₁₉的源極連接到電源VDD；NMOS管M₂₂的源極和電容C₂的下極板連接到地GND；PMOS管M₁₉的柵極形成溫度補償電路的第一輸入端，并與電流源電路的第一輸出端連接；PMOS管M₁₉的漏極與PMOS管M₂₀的源極相連接；PMOS管M₂₀的柵極形成溫度補償電路的第二輸入端，并與電流源電路的第二輸出端連接；PMOS管M₂₀的漏極與NMOS管M₂₁的漏極和柵極、NMOS管M₂₂的柵極相連接；NMOS管M₂₁的源極、NMOS管M₂₂的漏極與電容C₂的上極板相連接，并形成整個基準電壓源的輸出端V_ref。

與現(xiàn)有技術相比，本發(fā)明利用工作在亞閾值區(qū)MOS管的工作特性，產(chǎn)生納安量級的基準電流，采用共源共柵電流鏡，來抑制電源噪聲。此外，本發(fā)明不僅具有芯片面積小、功耗低，僅為納瓦量級；而且具有高電源抑制比，低溫漂系數(shù)和低電源電壓調(diào)整率的優(yōu)點，且沒有使用電阻、二極管以及三極管，與標準CMOS工藝兼容，有效的縮小了版圖面積，并降低生產(chǎn)成本。

附圖說明

圖1為一種高電源抑制比全CMOS基準電壓源的原理圖。

具體實施方式

下面結合附圖和實施例，詳細描述本發(fā)明的技術方案：

一種高電源抑制比全CMOS基準電壓源，如圖1所示，包括啟動電路、電流源和溫度補償電路。啟動電路的輸出端連接電流源電路的輸入端，電流源電路的輸出端連接溫度補償電路的輸入端，溫度補償電路的輸出端形成整個基準電壓源的輸出端V_ref。

啟動電路，在基準電壓源開啟時提供電流，使得基準電壓源擺脫簡并偏置點，進入正常工作狀態(tài)。在本發(fā)明優(yōu)選實施例中，上述啟動電路包括PMOS管M₁、M₂、M₃，NMOS管M₄、M₅和電容C₁。其中，M₁、M₃的源極連接到電源VDD；電容C₁的下極板和M₄、M₅的源極連接到地GND；M₁的柵極、漏極與M₂的源極相連接；M₂的柵極、漏極、M₃、M₄的柵極與電容C₂的上極板相連接；M₃、M₄的漏極與M₅的柵極相連接；M₅的漏極與電流源電路中的M₈、M₁₃的柵極、M₁₂、M₁₃的漏極相連接。

電流源電路，利用工作在亞閾值區(qū)MOS管的工作特性，產(chǎn)生電流。采用共源共柵電流鏡，抑制電源噪聲；采用工作在線性區(qū)的MOS管代替?zhèn)鹘y(tǒng)基準電壓源中的電阻，為基準電壓產(chǎn)生電路提供電流偏置；在本發(fā)明優(yōu)選實施例中，上述納電流源電路包括PMOS管M₆、M₇、M₁₁、M₁₂、M₁₅、M₁₆，NMOS管M₈、M₉、M₁₀、M₁₃、M₁₄、M₁₇、M₁₈。其中M₆、M₁₁、M₁₅的源極連接到電源VDD；M₁₀、M₁₄、M₁₈的源極連接到地GND；M₆的柵極、漏極與M₇的源極、M₁₁、M₁₅的柵極相連接，并連接到溫度補償電路中M₁₉的柵極；M₇的柵極、漏極與M₈的漏極、M₁₂、M₁₆的柵極相連接，并連接到溫度補償電路中M₂₀的柵極；M₈的柵極與M₁₂的漏極、M₁₃的柵極、漏極相連接，并連接到啟動電路中M₅的漏極；M₈的源極與M₉的漏極相連接；M₉的柵極、M₁₄的柵極、漏極與M₁₃的源極相連接；M₉的源極與M₁₀的漏極相連接；M₁₀、M₁₇、M₁₈的柵極和M₁₇的漏極連接到M₁₆的漏極；M₁₁的漏極與M₁₂的源極相連接；M₁₅的漏極與M₁₆的源極相連接；M₁₇的源極與M₁₈的漏極相連接。

溫度補償電路，采用1.8VMOS管和3.3VMOS管柵源電壓差，通過相互調(diào)節(jié)，得到一個與溫度無關的參考電壓。在本發(fā)明優(yōu)選實施例中，上述溫度補償電路包括PMOS管M₁₉、M₂₀，NMOS管M₂₁、M₂₂和電容C₂。其中，M₁₉的源極連接到電源VDD；M₂₂的源極、電容C₂的下極板連接到地GND；M₁₉的柵極與電流源電路中的M₆、M₁₁、M₁₅的柵極、M₆的漏極、M₇的源極相連接；M₁₉的漏極與M₂₀的源極相連接；M₂₀的柵極與電流源電路中的M₇、M₁₂、M₁₆的柵極、M₇、M₈的漏極相連接；M₂₀的漏極與M₂₁的漏極、柵極、M₂₂的柵極相連接；M₂₁的源極、M₂₂的漏極與電容C₂的上極板相連接，并連接到輸出端V_ref。

本發(fā)明的工作原理為：

啟動電路中，當電源電壓VDD由零開始上升時，由于M₁、M₂的柵極為低電平，其源極為電源電壓VDD，所以M₁、M₂導通，此時給C1充電，M₃、M₄組成反相器，M₅柵極為高電平，M₅導通，給電流源電路一個啟動電流，迫使電路脫離簡并點；直到VDD上升到V_TH，反相器M₅柵極為低電平，最終M₅截止，啟動電路和核心電路脫離，完成整個啟動過程，此后M₅始終處于截止狀態(tài)，沒有靜態(tài)電流，不消耗功率。

電流源電路由MOS管M₆、M₇、M₈、M₉、M₁₀、M₁₁、M₁₂、M₁₃、M₁₄、M₁₅、M₁₆、M₁₇和M₁₈構成，其中M₆、M₇、M₁₁、M₁₂、M₁₅和M₁₆構成三對共源共柵電流鏡，作用是鏡像電流；為基準電壓源的電源抑制比，采用共源共柵結構；工作在亞閾值區(qū)的MOS管的I-V特性可以表示為：

式中，I_D為MOS管的漏端電流；K＝W/I為MOS管的寬長比；I₀為特征電流，μ＝μ₀(T₀/T)^m為MOS管的電子遷移率，T₀為參考溫度,μ₀為參考溫度T₀時的電子遷移率，T表示為絕對溫度，m為溫度指數(shù)，C_OX＝ε_OX/t_OX為柵氧化層電容，其中ε_OX是氧化物介電常數(shù)，t_OX是氧化層厚度，η是亞閾值區(qū)斜率因子，V_GS是MOS管的柵源電壓，V_T＝k_BT/q為熱電壓，k_B為玻爾茲曼常數(shù)，q為電子電荷，V_TH表示MOS管的閾值電壓，V_DS表示MOS管的漏源電壓。

當V_DS>3V_T時，可以忽略掉V_DS對I_D的影響，因此簡化表示為：

進一步得到MOS管的柵源電壓：

η取決于柵氧化層和損耗層的電容，現(xiàn)η假定為一個常數(shù)。

V_GSi為MOS管M_i的柵源電壓，V_DSi為MOS管M_i的漏源電壓，V_THi為MOS管M_i的閾值電壓，K_i為MOS管M_i的寬長比。

M₉和M₁₄均工作在亞閾值區(qū)，且兩個MOS管柵極連接在一起，電位相同，而源極電位不相等，因此M₉和M₁₄源極的電位差等于M₁₀的漏源電壓V_DS10，因此M₁₀的漏源電壓V_DS10表示為：

M₁₀工作在線性區(qū)，M₁₀的I-V特性曲線可以表示為：

忽略的影響，再次表示為：

I_P＝I_D10＝β[(V_A-V_TH)V_DS10] (6)

式中，I_P為電流源電路的輸出電流，β＝μC_OXK₁₀，μ(μ＝μ₀(T₀/T)^m)為電子遷移率，m為溫度指數(shù)，C_OX為柵氧化層電容，K₁₀為M₁₀的寬長比，I_D10為M₁₀的漏極電流，V_TH為閾值電壓，V_TH＝V_TH0-κT，V_TH0表示絕對溫度為0K時的閾值電壓值，κ為V_TH的溫度系數(shù)。電流I_P的溫度系數(shù)可以表示為：

在電路中，偏置電壓V_A＝V_GS18；M₁₀工作在飽和區(qū)，所以V_GS18可以表示為：

I_D18＝QI_P＝I_D10 (9)

式中Q為電路中M₁₈與M₁₀的漏電流的之比，根據(jù)公式(7)和(8)，電流源電路中的TC_I最終可被表示為：

由于溫度指數(shù)m的值約為1.5，TC_I值很小，所以電流源的輸出電流I_P表現(xiàn)出良好的溫度特性，能為溫度補償電路中提供一個穩(wěn)定的偏置電流，并驅動其正常工作。

溫度補償電路參考附圖1，由工作在亞閾值區(qū)的MOS管M₁₉～M₂₂組成。M₁₉、M₂₀與電流源電路中的M₁₅、M₁₆構成共源共柵電流鏡結構，可以從電流源電路中鏡像電流；利用工作在亞閾值區(qū)的1.8VMOS管和3.3VMOS管的柵源電壓差，得到一個零溫漂的參考電壓；M₂₁、M₂₂管為溫度補償?shù)暮诵碾娐?，均工作在亞閾值區(qū)；參考附圖1可以得到輸出基準電壓V_ref的表達式為：

V_ref＝V_GS22-V_GS21 (11)

利用在亞閾值區(qū)工作的MOS管的I-V特性，可以得到輸出電壓V_ref表達式：

式中，t_OX,i表示MOS管M_i的柵氧化層厚度，ΔV_TH表示MOS管M₂₂、M₂₁閾值電壓之差；其中閾值電壓的表達式為：

V_TH＝V_TH0-κT (13)

因此ΔV_TH具有負溫度系數(shù)；再通過對具有正溫度系數(shù)的V_ref和具有負溫度系數(shù)的ΔV_TH相互調(diào)節(jié)，便可得到一個和溫度無關的輸出基準電壓V_ref，閾值電壓V_TH進一步可以表示為：

式中，ε_si表示硅襯底的相對電介質常數(shù)；N_A為襯底摻雜濃度；n_i為本征載流子濃度；E_g為帶隙；ψ_B為費米能級勢能與本征能級勢能之差；

式中，N_C為導帶的有效態(tài)狀態(tài)密度，N_ν為價帶的有效態(tài)狀態(tài)密度，忽略體效應，可以得到參考電壓的溫度系數(shù)TC_V：

令參考電壓的溫度系數(shù)為零，則可以確定MOS管的寬長比：

由此式可以見得，通過對K₂₁/K₂₂的調(diào)整，便可以得到溫度系數(shù)為零的參考電壓。電容C₂的目的提高電源電壓抑制比。

在SMIC0.18–μmCMOS工藝標準下，使用CadenceSpectre仿真器進行仿真。仿真結果表明，在1.8V電源電壓下，本基準電壓源的電源電壓抑制比在低頻時為-85.62dB，在高頻時為-42dB；在-25—125℃的溫度范圍內(nèi)具有34.43ppm/℃的溫度系數(shù)；在1.0V—3.4V電源電壓范圍內(nèi)具有0.06％的電源電壓調(diào)整率，其功耗為206nW，這些仿真結果驗證了以上措施的有效性。