本發(fā)明涉及一種集成化核磁共振陀螺磁場閉環(huán)數(shù)字控制系統(tǒng)，用于對核磁共振陀螺的三軸磁場的高精度控制，適用于高精度小體積的核磁共振陀螺樣機，該控制裝置同樣適用于核磁共振陀螺等原子陀螺儀的其他物理量閉環(huán)控制。

背景技術(shù)：

陀螺儀決定了慣導(dǎo)系統(tǒng)的成本和精度，核磁共振陀螺儀具備高精度和微小體積的優(yōu)勢，能夠滿足新一代高新技術(shù)武器裝備發(fā)展的迫切需求。同時，核磁共振陀螺儀具備光學陀螺儀的精度，微機電陀螺儀的成本，對于慣性導(dǎo)航進入民用導(dǎo)航具有巨大的潛在價值。

核磁共振陀螺儀以磁場控制為主要的原子操控方式之一，磁場的操控精度決定了核磁共振陀螺儀內(nèi)部參考的準確與穩(wěn)定，同時，磁場閉環(huán)控制作為核磁共振陀螺儀跟蹤系統(tǒng)轉(zhuǎn)動信號的共振激勵源和頻率測量單元，其閉環(huán)控制的精度與陀螺儀輸出性能指標，如精度、漂移、噪聲特性等直接相關(guān)。

現(xiàn)有的核磁共振陀螺磁場閉環(huán)主要采用商用儀器在實驗室中進行，而商用儀器本身存在限制：1、功能固化，不能靈活的針對核磁共振陀螺儀磁場閉環(huán)的需要進行改變；2、性能局限，一些需占用較多硬件資源的數(shù)字信號處理方法和控制方法難于應(yīng)用；3、集成度低，不利于核磁共振陀螺儀整體體積的減小和功耗的降低。因此，一種集成化核磁共振陀螺磁場閉環(huán)數(shù)字控制系統(tǒng)是必需的。

集成化核磁共振陀螺磁場閉環(huán)數(shù)字控制系統(tǒng)的優(yōu)點表現(xiàn)在：1、功能靈活，可隨時針對核磁共振陀螺儀磁場閉環(huán)的需要進行功能的改變；2、性能優(yōu)越，有充足的資源和計算能力處理先進復(fù)雜的信號處理和系統(tǒng)控制算法；3、集成度高，大幅度減小系統(tǒng)體積和功耗。這對于核磁共振陀螺磁場閉環(huán)功能的實現(xiàn)很有意義，大幅改進了現(xiàn)有系統(tǒng)并為系統(tǒng)的進一步改進奠定了基礎(chǔ)。

技術(shù)實現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題為：克服現(xiàn)有的基于通用儀器的核磁共振陀螺儀系統(tǒng)閉環(huán)帶來的靈活性、性能、集成度方面的不足，提供一種高集成化的核磁共振陀螺儀磁場閉環(huán)控制系統(tǒng)。

本發(fā)明采用的技術(shù)方案為：一種集成化核磁共振陀螺磁場閉環(huán)數(shù)字控制系統(tǒng)，包括：

輸入信號接口電路，與模數(shù)轉(zhuǎn)換芯片相接，用于將載體系觀測到的調(diào)制頻率信號調(diào)理成0～2.3v的差分信號；

模數(shù)轉(zhuǎn)換芯片，與fpga模塊相接，用于對陀螺共振調(diào)制頻率信號進行采樣，得到數(shù)字化的調(diào)制頻率信號；

fpga模塊，與dsp模塊相接，對模數(shù)轉(zhuǎn)換芯片采樣的數(shù)字化調(diào)制頻率信號進行一次載波解調(diào)和二次核子諧振頻率解調(diào)，得到dsp模塊所需要的控制解調(diào)數(shù)據(jù)；

dsp模塊，通過xintf總線與fpga模塊進行通信，獲取控制解調(diào)數(shù)據(jù)，dsp模塊按照控制算法對解調(diào)數(shù)據(jù)進行控制和處理，生成三軸磁場線圈控制量，再通過xintf總線通信把控制量傳送給fpga模塊；

數(shù)模轉(zhuǎn)換模塊，與fpga模塊和輸出信號接口電路相接，把三軸磁場線圈控制量轉(zhuǎn)化為差分模擬信號；

輸出信號接口電路，把差分模擬信號轉(zhuǎn)換成電壓為-1v～1v的單端信號，得到電流源電路所需要的驅(qū)動模擬量；

電流源電路，與輸出信號接口電路相接，根據(jù)輸出信號接口電路的模擬量驅(qū)動相應(yīng)的三軸磁場線圈，從而控制核磁共振陀螺三軸線圈的電流隨dsp給定的控制量變化。

其中，所述的fpga模塊包括配置芯片、時鐘電路、電源模塊及fpga芯片，其中fpga芯片采用spartan6xc6slx150芯片作為解調(diào)載體系調(diào)制頻率的信號處理器，配置芯片采用xcf32pfs48c作為jtag上電掃描加載程序的flash芯片，時鐘電路采用50mhz有源晶振，同時預(yù)留有銣鐘供入接口，電源模塊采用ams1117-3.3和ams1117-1.2芯片生成fpga芯片所需要的內(nèi)部供電電壓1.2v、輸出驅(qū)動電壓3.3v及輔助供電電壓3.3v。

其中，所述的dsp模塊包括dsp芯片、外擴flash存儲器、下載接口電路、時鐘電路，其中dsp芯片采用一片tms320f28335做為控制算法的處理器，下載接口電路采用一片pacdn046芯片來進行防靜電保護，時鐘電路采用30mhz四角有源晶振，外擴flash采用is61lv512芯片來進行存儲容量的擴展。

其中，輸入信號接口電路中的抗混疊濾波器由運算放大器opa4376芯片搭建的一階有源低通濾波器完成，前端調(diào)理電路由全差分運算放大器ths4503完成。

其中，由fpga模塊完成對核磁共振陀螺調(diào)制頻率的載波解調(diào)和核子諧振頻率解調(diào)。

其中，dsp芯片按照一定的控制算法完成對核磁共振陀螺三軸線圈磁場控制量的生成。

本發(fā)明的原理：核磁共振陀螺物理表頭的光電探測器頻率信號經(jīng)由抗混疊濾波器和前端調(diào)理電路之后，fpga芯片根據(jù)模數(shù)轉(zhuǎn)換芯片的時序驅(qū)動邏輯對核磁共振陀螺載體系調(diào)制頻率信號進行采樣，轉(zhuǎn)換結(jié)果讀入fpga芯片的ram中，fpga芯片對采樣后的數(shù)字頻率信號進行高頻載波解調(diào)，解調(diào)后的平行分量和正交分量通過xintf總線給dsp芯片，dsp芯片按照一定的控制算法對解調(diào)后的平行分量和正交分量分別進行控制，得到核磁共振陀螺剩磁閉環(huán)控制的數(shù)字控制量，數(shù)字控制量再通過xintf總線給fpga芯片，fpga芯片根據(jù)2路x軸和y軸數(shù)模轉(zhuǎn)換芯片的時序邏輯把數(shù)字控制量轉(zhuǎn)換為適于電流源驅(qū)動的x軸和y軸信號模擬量，x軸和y軸信號模擬量通過電流源電路生成剩磁閉環(huán)控制電流，送給x軸線圈和y軸線圈，實現(xiàn)核磁共振陀螺的剩磁閉環(huán)控制；fpga芯片對數(shù)字頻率信號載波解調(diào)后的平行分量進行核子諧振頻率解調(diào)，通過xintf總線把解調(diào)出的兩種核子的諧振頻率量傳給dsp芯片，dsp芯片按照一定的控制算法對核子諧振頻率量進行控制，通過xintf總線把諧振頻率控制量傳給fpga芯片，fpga芯片根據(jù)x軸數(shù)模轉(zhuǎn)換的時序邏輯把諧振頻率控制量轉(zhuǎn)換為諧振頻率模擬量，諧振頻率模擬量通過電流源電路生成橫向振蕩磁場閉環(huán)控制激勵電流，實現(xiàn)橫向振蕩磁場閉環(huán)控制；dsp芯片根據(jù)核子諧振頻率解調(diào)出來的兩種核子諧振頻率量進行數(shù)據(jù)處理，解算出z軸線圈所需要的靜態(tài)磁場分量，dsp芯片按照一定的控制算法對z軸靜態(tài)主磁場進行控制，通過xintf總線把主磁場控制量傳給fpga芯片，fpga芯片根據(jù)z軸數(shù)模轉(zhuǎn)換的時序邏輯把主磁場控制量轉(zhuǎn)換為z軸磁場閉環(huán)控制模擬量，z軸磁場模擬量通過電流源電路生成z軸靜態(tài)主磁場閉環(huán)控制所需的激勵電流，實現(xiàn)z軸靜態(tài)主磁場的閉環(huán)控制。

本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點在于：本發(fā)明利用高性能的浮點型dsp芯片tms320f28335來構(gòu)建核磁共振陀螺磁場閉環(huán)控制算法的執(zhí)行核心，選用fpga芯片spartan6xc6slx150芯片完成核磁共振陀螺高頻載波調(diào)制頻率信號和核子諧振頻率信號的解調(diào)。與現(xiàn)有核磁共振陀螺信號處理和控制的商用設(shè)備比較具有以下特點：

(1)較實驗室通用的商用儀器而言，本發(fā)明具有功能靈活的優(yōu)點:磁場閉環(huán)數(shù)字控制系統(tǒng)可以針對核磁共振陀螺儀磁場閉環(huán)的需要進行實時的控制，便于實現(xiàn)復(fù)雜的控制算法，提高核磁共振陀螺磁場操控精度。

(2)本發(fā)明對核磁共振陀螺調(diào)制頻率信號進行高頻載波和核子諧振頻率的解調(diào)采用fpga芯片，fpga的并行性提高了信號處理的實時速度，大大減小了系統(tǒng)延時，提高了系統(tǒng)的穩(wěn)定性。

(3)采用fpga芯片完成模數(shù)轉(zhuǎn)換芯片的驅(qū)動控制，fpga高速的對信號進行采樣和預(yù)處理，兼顧速度及靈活性，同時dsp芯片用于處理數(shù)據(jù)量少，控制結(jié)構(gòu)的復(fù)雜算法，充分發(fā)揮了每個模塊的優(yōu)點，提高了算法效率。

(4)本發(fā)明結(jié)構(gòu)靈活，有較強的通用性，適于模塊化設(shè)計，同時開發(fā)周期較短，系統(tǒng)易于維護和擴展，適于實時信號處理與控制。

(5)集成度高，大幅度減小系統(tǒng)體積和控制器功耗，這對于核磁共振陀螺磁場閉環(huán)功能的實現(xiàn)很有意義，且為核磁共振陀螺小型化和高精度奠定基礎(chǔ)。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)組成框圖；

圖2為本發(fā)明的控制原理框圖；

圖3為本發(fā)明的抗混疊濾波器電路

圖4為本發(fā)明的前端調(diào)理電路；

圖5為本發(fā)明的模數(shù)轉(zhuǎn)換外圍配置電路；

圖6(a)、(b)、(c)為本發(fā)明的fpga芯片與其它器件的信號連接電路；

圖7為本發(fā)明的dsp芯片與其它器件的信號連接電路；

圖8為本發(fā)明的數(shù)模轉(zhuǎn)換外圍配置電路；

圖9為本發(fā)明的輸出信號接口電路；

圖10為本發(fā)明的電源模塊電路；

圖11為本發(fā)明的fpga和dsp外圍擴展接口電路；

圖12為fpga的控制流程圖；

圖13為dsp的控制流程圖。

圖中附圖標記含義為：1為x軸線圈，2為y軸線圈，3為z軸線圈，4為核磁共振陀螺表頭，5為輸入信號接口電路，6為模數(shù)轉(zhuǎn)換芯片，7為配置芯片電路，8為fpga芯片，9為時鐘電路，10為電源模塊，11為fpga模塊，12為外擴flash存儲器，13為dsp模塊，14為dsp電源模塊，15為dsp時鐘電路，16為dsp下載接口電路，17為z軸數(shù)模轉(zhuǎn)換芯片，18為z軸后端接口電路，19為y軸后端接口電路，20為y軸數(shù)模轉(zhuǎn)換芯片，21為數(shù)模轉(zhuǎn)換模塊，22為x軸數(shù)模轉(zhuǎn)換芯片，23為輸出信號接口電路，24為x軸后端接口電路，25為電流源電路，26為dsp芯片，27為抗混疊濾波器電路，28為前端調(diào)理電路。

具體實施方式

下面結(jié)合附圖以及具體實施方式進一步說明本發(fā)明。

如圖1所示，本發(fā)明的硬件模塊主要由輸入信號接口電路5、模數(shù)轉(zhuǎn)換芯片6、fpga模塊11、dsp模塊13、數(shù)模轉(zhuǎn)換模塊21、輸出信號接口電路23以及電流源電路25幾部分組成，其中輸入信號接口電路5包括抗混疊濾波器電路27和前端調(diào)理電路28，fpga模塊11包括配置芯片電路7、fpga芯片8、時鐘電路9、電源模塊10，dsp模塊13包括外擴flash存儲器12、dsp芯片26、dsp電源模塊14、dsp下載接口電路16及dsp時鐘電路15，數(shù)模轉(zhuǎn)換模塊21包括x軸數(shù)模轉(zhuǎn)換芯片，y軸數(shù)模轉(zhuǎn)換芯片和z軸數(shù)模轉(zhuǎn)換芯片，輸出信號接口電路23包括x軸后端接口電路24、y軸后端接口電路19和z軸后端接口電路18，抗混疊濾波器電路27是低通濾波器，把高于模數(shù)轉(zhuǎn)換芯片2/3采樣速率的調(diào)制信號頻率分量濾掉，前端調(diào)理電路28將經(jīng)過抗混疊濾波器的單端調(diào)制頻率信號轉(zhuǎn)換成適于模數(shù)轉(zhuǎn)換芯片處理的0～2.3v差分輸入信號，fpga芯片8根據(jù)模數(shù)轉(zhuǎn)換芯片6的驅(qū)動時序邏輯對差分輸入調(diào)制頻率信號進行采樣，采樣結(jié)果將在fpga芯片8中進行高頻載波一次解調(diào)和核子諧振頻率二次解調(diào)，解調(diào)的結(jié)果通過xintf總線與dsp芯片26進行通信，dsp芯片26對解調(diào)的結(jié)果按照一定的控制算法進行控制，并把生成的控制結(jié)果通過xintf總線傳給fpga芯片8，fpga芯片8根據(jù)數(shù)模轉(zhuǎn)換模塊21的驅(qū)動時序邏輯把數(shù)字控制結(jié)果轉(zhuǎn)換成三軸閉環(huán)模擬控制量，三軸閉環(huán)模擬控制量通過x軸后端接口電路24、y軸后端接口電路19和z軸后端接口電路18分別轉(zhuǎn)換成單端閉環(huán)控制模擬量，單端閉環(huán)控制模擬量傳給電流源電路25，生成核磁共振陀螺磁場閉環(huán)控制所需的線圈激勵電流，實現(xiàn)集成化、高精度核磁共振陀螺磁場的閉環(huán)控制。

如圖2所示，給出了本發(fā)明的控制原理，fpga模塊控制頻率信號的檢測以及載波解調(diào)和核子諧振頻率解調(diào)，dsp模塊按照一定的控制算法根據(jù)fpga模塊的解調(diào)量給出磁場閉環(huán)控制量，fpga模塊根據(jù)數(shù)模轉(zhuǎn)換芯片的驅(qū)動時序邏輯把磁場閉環(huán)控制量轉(zhuǎn)換成模擬量，電流源電路把模擬量轉(zhuǎn)換成三軸線圈磁場激勵電流，實現(xiàn)核磁共振陀螺磁場閉環(huán)控制。

如圖3所示，光電探測器得到的調(diào)制頻率信號經(jīng)過sma接口傳輸可能會混有高頻噪聲，抗混疊濾波器為避免噪聲耦合到模數(shù)轉(zhuǎn)換芯片中產(chǎn)生頻譜混疊，采用由運放opa4376搭建的一階有源濾波器，通過調(diào)節(jié)電阻r5、r4和r7的阻值以及電容c35的容值，可以改變?yōu)V波器的截止頻率，圖3中所示的一階有源濾波器的截止頻率是214.69khz。

如圖4所示，前端調(diào)理電路由全差分運算放大器ths4503進行搭建，前端調(diào)理電路把調(diào)制頻率單端信號轉(zhuǎn)換成0～2.3v的差分信號，適于差分輸入的模數(shù)轉(zhuǎn)換芯片的輸入范圍，同時留有差分輸出測試點，可以對差分信號進行測試。

如圖5所示，本發(fā)明的模數(shù)轉(zhuǎn)換芯片是ti公司的ads5553芯片，該芯片具有14位精度，65m采樣速率，2對差分輸入，3.3v單電源供電，功耗只有170mw。14位高速并行接口保證了轉(zhuǎn)換結(jié)果高速的輸出以減小系統(tǒng)的延時，較高的采樣速率使得采樣信息豐富，可以多點平均，抑制白噪聲，有利于陀螺頻率信號的測量；ads5553采用外部時鐘供入，外部時鐘比內(nèi)部時鐘供入的精度高，采用單端時鐘供入ad，并且在clkpa和供入時鐘間接一個容值為0.01uf的陶瓷電容，目的是濾除高頻雜波干擾，保證送入ads5553的時鐘質(zhì)量；ads5553的基準參考電壓選用外部基準電壓源，基準芯片用ti公司的ref3125和ref3112芯片，具有0.2％的高精度和15ppm/℃的低溫漂，可以提高模數(shù)轉(zhuǎn)換芯片的精度。

如圖6(a)、(b)、(c)所示，本發(fā)明所采用的fpga芯片為xilinx公司的spartan6系列的xc6slx150芯片，擁有484個管腳，總共有bank0、bank1、bank2、bank3共4個bank區(qū),i/o數(shù)量達到338個，豐富的i/o資源滿足磁場閉環(huán)控制電路系統(tǒng)的需求；該芯片采用50m的晶振做為系統(tǒng)時鐘，內(nèi)部集成有180個18×18位的乘法器，保證了載波調(diào)制頻率解調(diào)模塊和核子諧振頻率解調(diào)模塊的高速執(zhí)行。該芯片對調(diào)制頻率信號進行采樣，完成信號解調(diào)，并把解調(diào)量通過xintf總線與dsp通信，根據(jù)模數(shù)轉(zhuǎn)換芯片的驅(qū)動時序邏輯為電源電路提供磁場閉環(huán)控制模擬量。

如圖7所示，本發(fā)明采用ti公司的tms320f28335芯片作為控制算法執(zhí)行芯片，與c2000系列相比數(shù)據(jù)處理能力顯著增強，能夠滿足核磁共振陀螺磁場閉環(huán)高精度控制算法的要求。外擴ram采用一片16×512k的is61lv51216，外擴芯片滿足控制算法執(zhí)行時對存儲容量和速度的要求。

如圖8所示，本發(fā)明所采用的數(shù)模轉(zhuǎn)換芯片是ti公司的dac2904芯片，該芯片具有14位分辨率，保證了磁場控制的極限，并且擁有125m更新速率，建立時間達到30ns,有利于磁場閉環(huán)控制的實時性；雙通道電流互補型差分輸出，封裝是tqfp-48，體積小可以減少占用電路板的面積，提高數(shù)字控制系統(tǒng)的集成度；該芯片采用外部時鐘供入，外部時鐘的信號質(zhì)量會更好，可以高精度的把三軸閉環(huán)控制數(shù)字結(jié)果轉(zhuǎn)換成三軸閉環(huán)控制模擬量。

如圖9所示，本發(fā)明的輸出信號接口電路主要是把dac2904的差分電流輸出轉(zhuǎn)換成適合驅(qū)動同軸線路的單端電壓信號，采用ti公司的運算放大器芯片opa690，配置的電阻值使運放的增益是2，輸出信號接口電路把差分電流信號調(diào)理成電壓為-1v～1v的單端信號，最終得到電流源電路所需要的驅(qū)動模擬量。

如圖10所示，本發(fā)明的fpga和dsp外圍擴展接口電路主要是把fpga和dsp的豐富i/o口給擴展出來，jp1、jp2、jp3、jp5、jp6是fpga的外圍擴展i/o口，jp4是dsp的外圍擴展i/o口，擴展接口電路可以使fpga和dsp方便地、靈活地、可重復(fù)地對外圍器件進行控制，增加了磁場閉環(huán)控制系統(tǒng)的調(diào)試冗余性。

如圖11所示，本發(fā)明的電源模塊主要是對磁場閉環(huán)控制電路系統(tǒng)進行供電，滿足磁場閉環(huán)控制電路系統(tǒng)各個模塊的供電需求，特別地電源模塊采用ams1117-3.3給fpga芯片的輸出驅(qū)動電壓和輔助電壓供入3.3v，采用ams1117-1.2給fpga芯片的內(nèi)部電壓供入1.2v，采用tps767d301芯片給dsp芯片供入3.3v和1.9v的電壓。

fpga控制流程圖如圖12所示，系統(tǒng)上電后從配置芯片中加載邏輯信息，成功加載后進入工作模式。進入工作模式后，fpga并行完成2個功能：(1)當設(shè)定的采樣時間到時，fpga芯片將根據(jù)模數(shù)轉(zhuǎn)換邏輯對核磁共振陀螺調(diào)制頻率信號進行采樣，調(diào)制頻率信號采樣結(jié)束后，fpga對調(diào)制頻率信號進行高頻載波解調(diào)和核子諧振頻率解調(diào)，fpga中的解調(diào)量與dsp之間進行通信，把解調(diào)量傳給dsp(2)當fpga檢測到dsp控制完成標志位置1后，就結(jié)合數(shù)模轉(zhuǎn)換邏輯對dsp按照一定控制算法生成的控制量進行數(shù)模轉(zhuǎn)換，生成磁場閉環(huán)控制模擬量。

dsp控制流程圖如圖13所示，系統(tǒng)上電后，dsp首先進行初始化，初始化結(jié)束后進入工作模式，沒有中斷時dsp執(zhí)行空操作；當fpga與dsp之間有通信中斷請求且dsp不處于執(zhí)行中斷服務(wù)程序時，dsp在中斷程序中讀取fpga的信號解調(diào)量，并按照一定的控制算法對解調(diào)量進行控制生成磁場閉環(huán)控制數(shù)字量。假如有通信中斷請求且dsp處于中斷執(zhí)行過程中，則等待dsp執(zhí)行完中斷程序后再對該中斷進行處理。

本發(fā)明雖為集成化核磁共振陀螺磁場閉環(huán)控制系統(tǒng)，但也可以作為一種通用的原子自旋陀螺儀控制平臺，應(yīng)用者可以根據(jù)其特殊的應(yīng)用領(lǐng)域通過修改軟件程序來靈活方便地實現(xiàn)其功能。