本實(shí)用新型屬于一種電力電子設(shè)備應(yīng)用技術(shù)領(lǐng)域，涉及有源濾波裝置的測控電路設(shè)計(jì)。

背景技術(shù)：

隨著電網(wǎng)中整流器、變頻調(diào)速裝置以及各種以開關(guān)方式工作的電力電子裝置的不斷增加，這些負(fù)荷的非線性、沖突性和不平衡性的用電特性，使得電力系統(tǒng)中電壓、電流發(fā)生畸變，電網(wǎng)中的諧波含量大大增加。這些典型的非線性負(fù)荷從電網(wǎng)吸收或注入諧波電流，從而導(dǎo)致電網(wǎng)的功率因數(shù)降低、電網(wǎng)電壓波形發(fā)生畸變、電壓波動(dòng)與閃變和三相不平衡等電能質(zhì)量問題。因此諧波與閃變問題受到了越來越多的關(guān)注。為了提高電能質(zhì)量，改善電網(wǎng)中的諧波與閃變污染問題，有源電力濾波器以其良好的動(dòng)態(tài)響應(yīng)速度和補(bǔ)償特性在電力系統(tǒng)得到了一定的應(yīng)用。

測控電路作為靜止有源濾波裝置的核心設(shè)備，其性能決定整個(gè)有源電力濾波裝置的性能。目前數(shù)字信號(hào)處理技術(shù)、微處理器技術(shù)等方面的發(fā)展，為高性能測控平臺(tái)的研制提供了必要的技術(shù)基礎(chǔ)。目前有源濾波裝置的測控平臺(tái)主要是采用單片機(jī)、復(fù)雜可編程邏輯器件等芯片構(gòu)成，使其測控的精度與測控響應(yīng)速度無法滿足諧波高效濾除與無功動(dòng)態(tài)補(bǔ)償?shù)裙δ艿木C合實(shí)現(xiàn)，因此必需要重新設(shè)計(jì)高性能的測控平臺(tái)以保證有源濾波裝置的可靠運(yùn)行。

技術(shù)實(shí)現(xiàn)要素：

為了滿足在電網(wǎng)中有源電力濾波裝置能夠?qū)崿F(xiàn)無功動(dòng)態(tài)補(bǔ)償和諧波治理，本實(shí)用新型的目的是提供一種基于FPGA的有源濾波裝置中的測控電路。

為了解決上述技術(shù)問題，本實(shí)用新型提供了一種基于FPGA的有源濾波裝置中的測控電路，包括：DSP處理器模塊、FPGA處理器模塊、A/D采樣單元、控制信號(hào)輸出及輸入電路和同步檢測電路；其中所述同步檢測電路適于檢測三相電網(wǎng)電壓的相位，并將相位信號(hào)發(fā)送至DSP處理器模塊、FPGA處理器模塊；所述A/D采樣單元中包括：第一、第二A/D采樣電路，所述FPGA處理器模塊適于根據(jù)相位信號(hào)控制第一A/D采樣電路對負(fù)載電流和有源濾波裝置的橋臂電流進(jìn)行采樣，并根據(jù)該采樣值獲得負(fù)載電流中的三相無功與諧波電流分量；所述DSP處理器模塊適于根據(jù)相位信號(hào)控制第二A/D采樣電路對有源濾波裝置的直流側(cè)電壓進(jìn)行采樣，并根據(jù)該采樣值獲得直流電壓的控制數(shù)據(jù)；所述DSP處理器模塊將控制數(shù)據(jù)發(fā)送至FPGA處理器模塊；所述FPGA處理器模塊還適于根據(jù)三相無功與諧波電流分量和控制數(shù)據(jù)進(jìn)行相加后，得到實(shí)際低壓有源濾波裝置的電流輸出指令信號(hào)，將該電流輸出指令信號(hào)與實(shí)際的有源濾波裝置三相輸出電流信號(hào)相減后得到控制差值，并將該控制差值送至DSP處理器模塊；DSP處理器模塊根據(jù)控制差值由其內(nèi)的PWM單元產(chǎn)生有源濾波裝置對應(yīng)的PWM控制信號(hào)，通過控制信號(hào)輸出電路對該P(yáng)WM控制信號(hào)隔離后送至有源濾波裝置的IGBT器件，以驅(qū)動(dòng)IGBT器件的導(dǎo)通與關(guān)斷。

進(jìn)一步，所述測控電路還包括：人機(jī)接口電路及通訊電路，所述人機(jī)接口電路及通訊電路包括：與DSP處理器模塊相連的觸摸屏，以及RS-232和/或RS-485串行數(shù)據(jù)通訊接口。

進(jìn)一步，所述同步檢測電路包括：三相同步變壓器電路和波形整理與過零點(diǎn)檢測電路；其中所述三相同步變壓器電路適于對電網(wǎng)電壓進(jìn)行隔離降壓輸出，所述波形整理與過零點(diǎn)檢測電路適于將該輸出電壓轉(zhuǎn)換為與三相電壓交流信號(hào)同相位的方波信號(hào)，即相位信號(hào)發(fā)送至DSP處理器模塊和FPGA處理器模塊。

本實(shí)用新型的有源濾波裝置的測控電路具有的優(yōu)點(diǎn)如下：

針對有源濾波裝置的工作特點(diǎn)，將無功電流檢測與直流側(cè)電壓控制這兩個(gè)測控功有DSP處理器模塊和FPGA處理器模塊分別實(shí)現(xiàn)，保證了有源濾波裝置的工作可靠性；并且發(fā)揮了FPGA處理器模塊的并行處理的特點(diǎn)，保證了計(jì)算速度；由DSP處理器模塊中的PWM單元實(shí)現(xiàn)對有源濾波裝置的PWM控制信號(hào)的生產(chǎn)，保證了控制的完全數(shù)字化實(shí)現(xiàn)；通過觸摸屏實(shí)現(xiàn)了有源濾波裝置的人機(jī)接口，比傳統(tǒng)的鍵盤和顯示屏的方式更加直觀，操作更加便捷。

附圖說明

下面結(jié)合附圖和實(shí)施例對本實(shí)用新型進(jìn)一步說明。

圖1為本實(shí)用新型的測控電路的系統(tǒng)結(jié)構(gòu)；

圖2(a)為三相同步變壓器的電路原理圖；

圖2(b)為波形整理與過零點(diǎn)檢測電路的電路原理圖；

圖3(a)為電流傳感器的電路原理圖；

圖3(b)為電壓傳感器的電路原理圖；

圖3(c)為采樣芯片的電路原理圖；

圖4為DSP處理器模塊及外圍電路原理圖。

具體實(shí)施方式

現(xiàn)在結(jié)合附圖對本實(shí)用新型作進(jìn)一步詳細(xì)的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本實(shí)用新型的基本結(jié)構(gòu)，因此其僅顯示與本實(shí)用新型有關(guān)的構(gòu)成。

如圖1所示，本實(shí)用新型中測控電路通過同步檢測電路檢測三相電網(wǎng)電壓的相位，將電壓相位信號(hào)送至DSP處理器模塊與FPGA處理器模塊，DSP處理器模塊根據(jù)三相電壓的相位信號(hào)產(chǎn)生每個(gè)基波周期進(jìn)行256點(diǎn)直流電壓A/D采樣的觸發(fā)脈沖以控制AD7656芯片對低壓有源濾波裝置的直流側(cè)電壓進(jìn)行采樣，采樣值送至DSP處理器模塊中經(jīng)過PI數(shù)字計(jì)算得到直流電壓的控制數(shù)據(jù)；

同時(shí)由同步檢測電路得到的電壓相位信號(hào)也送至FPGA處理器模塊，F(xiàn)PGA處理器模塊根據(jù)該電壓相位信號(hào)產(chǎn)生每個(gè)基波周期進(jìn)行256點(diǎn)電流采樣的A/D觸發(fā)脈沖，控制AD7656芯片對三相負(fù)載電流和低壓有源濾波裝置三相輸出電流進(jìn)行采樣，并將采樣值送至FPGA處理器模塊，F(xiàn)PGA處理器模塊得到電流采樣結(jié)果后，通過FPGA處理器模塊中的計(jì)算實(shí)現(xiàn)對負(fù)載電流中的三相無功與諧波電流分量的檢測，

并通過FPGA處理器模塊與DSP處理器模塊的數(shù)據(jù)接口得到DSP處理器模塊計(jì)算出的直流電壓的控制數(shù)據(jù)；

在FPGA處理器模塊中將負(fù)載電流中的三相無功分量與諧波電流分量和直流電壓的控制數(shù)據(jù)進(jìn)行相加后，得到實(shí)際低壓有源濾波裝置的電流輸出指令信號(hào)，將給電流輸出指令信號(hào)與實(shí)際的有源濾波裝置三相輸出電流信號(hào)進(jìn)行相減后得到控制差值，通過FPGA處理器模塊與DSP處理器模塊的數(shù)據(jù)接口將該控制差值送至DSP處理器模塊中；

通過DSP處理器模塊中的PWM單元實(shí)現(xiàn)有源濾波裝置PWM控制信號(hào)的產(chǎn)生，通過控制信號(hào)輸出電路對該P(yáng)WM控制信號(hào)隔離后送至有源濾波裝置的IGBT器件驅(qū)動(dòng)IGBT器件的導(dǎo)通與關(guān)斷就可以實(shí)現(xiàn)無功補(bǔ)償與諧波抑制。

測控電路通過外部設(shè)計(jì)的保護(hù)電路實(shí)現(xiàn)對有源濾波裝置運(yùn)行時(shí)過電壓、過電流、過溫等故障的保護(hù)，并將保護(hù)信號(hào)通過控制信號(hào)輸入電路輸入至測控電路，通過DSP處理器模塊的控制實(shí)現(xiàn)當(dāng)有源濾波裝置發(fā)生故障時(shí)的保護(hù)跳閘與告警；測控電路通過人機(jī)接口實(shí)現(xiàn)數(shù)據(jù)顯示與參數(shù)設(shè)定，并通過通訊電路實(shí)現(xiàn)數(shù)據(jù)傳輸。

如圖2(a)和圖2(b)所示，關(guān)于同步檢測電路，有源濾波裝置裝置為了保證正常工作，需要檢測電網(wǎng)電壓的相位，本同步檢測電路中采用三相隔離變壓器構(gòu)成三相同步變壓器電路。三相電網(wǎng)電壓經(jīng)過三相隔離變壓器后轉(zhuǎn)為24V的交流電壓信號(hào)，再經(jīng)過波形整理與過零點(diǎn)檢測電路生成與三相電壓交流信號(hào)同相位的方波信號(hào)，將該方波信號(hào)送至DSP處理器模塊與處理器模塊FPGA即可進(jìn)行諧波與無功電流的相關(guān)檢測與計(jì)算。

如圖3(a)所示，所述A/D采樣單元中電流傳感器例如但不限于采用瑞士LEM公司的LT308型霍爾電流傳感器來實(shí)現(xiàn)對電網(wǎng)中負(fù)載電流互感器的二次側(cè)電流的轉(zhuǎn)換。采用LEM公司的LT308霍爾電流傳感器來實(shí)現(xiàn)對低壓靜止無功發(fā)生器輸出電流的檢測。通過測量霍爾電流傳感器的測量端的電阻端電壓就可以得出原邊上的電流的值。

如圖3(b)所示，所述A/D采樣單元中電壓傳感器例如但不限于采用瑞士LEM公司的LV28型霍爾電壓傳感器。該霍爾電壓傳感器的原邊與副邊匝數(shù)比為2500：1000，通過測量該霍爾電壓傳感器M腳上測量電阻Rm上的電壓就可以通過乘以轉(zhuǎn)換系數(shù)得到原邊上的電壓。

如圖3(c)所示，由于進(jìn)行三相負(fù)載電流、三相橋臂電流和直流電壓數(shù)據(jù)采集，因此設(shè)計(jì)了最多12通道的模擬量輸入，采用2片高速、低功耗的AD7656采樣芯片。該芯片是6通道逐次逼近型ADC，內(nèi)含一個(gè)2.5V基準(zhǔn)電壓源和一個(gè)基準(zhǔn)緩沖器。該芯片功耗低，轉(zhuǎn)換速度快。

所述A/D采樣單元共采用兩片AD7656芯片實(shí)現(xiàn)模擬量轉(zhuǎn)換，其中一片AD7656由DSP處理器模塊進(jìn)行控制實(shí)現(xiàn)對直流側(cè)電壓的采樣，利用DSP處理器模塊的硬件定時(shí)器產(chǎn)生定時(shí)周期可以調(diào)節(jié)的觸發(fā)脈沖作為AD7656通道同步轉(zhuǎn)換觸發(fā)信號(hào)。當(dāng)AD7656芯片轉(zhuǎn)換完畢后，利用該芯片的busy信號(hào)觸發(fā)DSP處理器模塊的外部中斷，DSP處理器模塊依次從AD7656芯片中讀取采樣值實(shí)現(xiàn)對直流電壓的采集。另外一片AD7656芯片由FPGA處理器模塊進(jìn)行控制實(shí)現(xiàn)對三相負(fù)載電流和三相橋臂電流的檢測由FPGA處理器模塊產(chǎn)生AD轉(zhuǎn)換觸發(fā)脈沖，當(dāng)該AD7656芯片轉(zhuǎn)換結(jié)束后，其busy信號(hào)的下降沿觸發(fā)FPGA處理器模塊進(jìn)行數(shù)據(jù)讀取，將三相負(fù)載電流和三相橋臂電流讀入到FPGA處理器模塊中。

關(guān)于FPGA(現(xiàn)場可編程邏輯陣列)處理器模塊，DSP處理器模塊通過FPGA處理器模塊實(shí)現(xiàn)了對負(fù)載電流中諧波與無功分量的檢測，擴(kuò)展I/O實(shí)現(xiàn)開關(guān)量的輸入和輸出，并完成一些簡單的邏輯功能。FPGA處理器模塊例如但不限于采用Altera公司的EP3C40Q240C8N芯片。該芯片是Altera公司的Cyclone III系列FPGA處理器模塊，具有2475個(gè)邏輯塊，有128個(gè)I/O引腳，可以方便地進(jìn)行編程以實(shí)現(xiàn)一定的邏輯運(yùn)算與處理功能。

FPGA電路的主要功能：

(1)EP3C40Q240C8N芯片的151引腳為外部50MHz信號(hào)(有源晶振)輸入，內(nèi)部經(jīng)過FPGA的時(shí)鐘PLL單元生成100MHz、50MHz、25MHz的時(shí)鐘信號(hào)，提供給FPGA內(nèi)部進(jìn)行諧波與無功分量的檢測與控制。

(2)EP3C40Q240C8N芯片的41、43、44、45、46、49、50、51、52、55、56、57、63、68、69、70管腳構(gòu)成16位的AD數(shù)據(jù)接口，接到AD7656的16位數(shù)據(jù)管腳，EP3C40Q240C8N芯片的18、21、22、37、39管腳作為AD的片選、讀、寫、轉(zhuǎn)換控制管腳分別接到AD7656的片選、讀、寫、轉(zhuǎn)換、轉(zhuǎn)換完成管腳，通過FPGA的控制實(shí)現(xiàn)啟動(dòng)AD7656的AD轉(zhuǎn)換，并將結(jié)果讀入到EP3C40Q240C8N芯片中，以實(shí)現(xiàn)對三相負(fù)載電流和三相橋臂電流的檢測。

(3)EP3C40Q240C8N芯片將讀到的三相負(fù)載電流進(jìn)行諧波與無功分量的運(yùn)算，得到對應(yīng)的諧波與無功檢測結(jié)果，同時(shí)EP3C40Q240C8N芯片的93、94、95、98、99、100、103、106、107、110、111、112、113、114、117、118管腳作為與DSP處理器模塊的數(shù)據(jù)接口，從DSP處理器模塊中獲得直流側(cè)電壓的控制數(shù)據(jù)，將諧波與無功檢測結(jié)果和直流側(cè)電壓的控制數(shù)據(jù)相加后，再與三相橋臂電流進(jìn)行相減得到對應(yīng)的差值，該差值即為有源濾波裝置的控制數(shù)據(jù)，然后將該控制數(shù)據(jù)通過FPGA與DSP的數(shù)據(jù)接口送至DSP處理器模塊，由DSP處理器模塊實(shí)現(xiàn)對有源濾波裝置的PWM控制。

如圖4所示，關(guān)于DSP處理器模塊，DSP處理器模塊例如但不限于采用美國TI公司的32位定點(diǎn)型數(shù)字信號(hào)處理器TMS320F2812芯片，它具有強(qiáng)大的事件管理能力和嵌入式控制功能，又具有豐富的片內(nèi)外圍資源，特別適用于大批的數(shù)據(jù)處理。它具備16×16位和32×32位乘法累加操作；16×16位兩個(gè)雙累加器；哈弗總線結(jié)構(gòu)：統(tǒng)一尋址模式；可達(dá)4MB的程序/數(shù)據(jù)尋址空間；具有128K Flash存儲(chǔ)器；1K的OTP型只讀存儲(chǔ)器；18K SARAM(單周期單次隨機(jī)存儲(chǔ)器，具有12路比較/脈沖寬度調(diào)制(PWM)通道；可工作于六種方式的4個(gè)16位通用定時(shí)器等功能模塊。所述TMS320F2812芯片主要實(shí)現(xiàn)以下功能：

TMS320F2812芯片通過內(nèi)部的定時(shí)器產(chǎn)生周期為40μs的方波信號(hào)，用以實(shí)現(xiàn)對AD7656的控制，實(shí)現(xiàn)對直流量的檢測，通過DSP的數(shù)據(jù)接口讀取直流側(cè)電壓的檢測結(jié)果；TMS320F2812芯片將得到的直流側(cè)電壓的檢測結(jié)果與預(yù)設(shè)的直流側(cè)控制電壓值進(jìn)行比較與控制，輸出直流側(cè)電壓的控制數(shù)據(jù)給FPGA處理器模塊；TMS320F2812芯片從FPGA處理器模塊獲得有源濾波裝置裝置的控制數(shù)據(jù)，并利用DSP芯片的PWM控制單元生成有源濾波裝置裝置中IGBT器件的驅(qū)動(dòng)控制信號(hào)；TMS320F2812芯片接收裝置保護(hù)電路中的控制、保護(hù)信號(hào)，以實(shí)現(xiàn)對有源濾波裝置保護(hù)控制功能。

關(guān)于控制信號(hào)輸出及輸入電路，由DSP處理器模塊生成的有源濾波裝置裝置中IGBT器件的驅(qū)動(dòng)控制信號(hào)，以及有源濾波裝置裝置的開關(guān)控制信號(hào)需要經(jīng)過控制信號(hào)輸出電路隔離，該電路采用安捷倫公司的HCPL4504高速光耦進(jìn)行隔離，同時(shí)外部輸入的有源濾波裝置裝置控制信號(hào)也經(jīng)過TLP521光耦進(jìn)行隔離，保證了外部控制信號(hào)與有源濾波裝置裝置測控電路的隔離。

關(guān)于人機(jī)接口電路及通訊電路，有源濾波裝置裝置通過觸摸屏實(shí)現(xiàn)人機(jī)接口功能，將有源濾波裝置裝置運(yùn)行時(shí)的參數(shù)顯示，操作人員通過觸摸屏實(shí)現(xiàn)參數(shù)設(shè)定，信息讀取等功能，該有源濾波裝置裝置通過串行通信實(shí)現(xiàn)數(shù)據(jù)傳輸，低壓有源濾波裝置測控電路里配有RS-232/485兩種串行數(shù)據(jù)通訊接口。

以上述依據(jù)本實(shí)用新型的理想實(shí)施例為啟示，通過上述的說明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項(xiàng)實(shí)用新型技術(shù)思想的范圍內(nèi)，進(jìn)行多樣的變更以及修改。本項(xiàng)實(shí)用新型的技術(shù)性范圍并不局限于說明書上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來確定其技術(shù)性范圍。