本發(fā)明涉及集成電路，具體涉及一種寬輸入電壓范圍低溫漂帶隙基準(zhǔn)電路。

背景技術(shù)：

1、帶隙基準(zhǔn)電路在集成電路尤其是電源管理芯片中起著至關(guān)重要的作用，它負(fù)責(zé)為其他電路提供基準(zhǔn)參考電壓。在正常工作的輸入電壓范圍內(nèi)，該基準(zhǔn)電壓可認(rèn)為幾乎不隨輸入電壓和溫度的變化而變化，即為與電壓和溫度“無(wú)關(guān)”的偏置。溫漂系數(shù)是衡量帶隙基準(zhǔn)電路性能的關(guān)鍵參數(shù)，溫漂越低，表明帶隙基準(zhǔn)電路受溫度的影響變化越小，電路提供的基準(zhǔn)電壓或基準(zhǔn)電流精度越高，性能越好越穩(wěn)定。

2、傳統(tǒng)的帶隙基準(zhǔn)電路如圖1所示，將兩個(gè)具有相反溫度系數(shù)的電壓信號(hào)按照一定的比例相加，得到一個(gè)與溫度無(wú)關(guān)的基準(zhǔn)電壓，傳統(tǒng)技術(shù)只有正溫度系數(shù)電壓和負(fù)溫度系數(shù)電壓疊加的一階補(bǔ)償，通常將三極管發(fā)射結(jié)偏置電壓(vbe)作為負(fù)溫度系數(shù)電壓，實(shí)際上vbe存在隨溫度變化的高階項(xiàng)，所以傳統(tǒng)帶隙基準(zhǔn)電路的溫漂系數(shù)較高。傳統(tǒng)帶隙基準(zhǔn)電路通常還引入了運(yùn)算放大器來(lái)保證a、b兩點(diǎn)相等，但是增大了電路的功耗；由于運(yùn)放失調(diào)可能進(jìn)一步影響溫漂系數(shù)。所以，需要采用高階的溫度補(bǔ)償技術(shù)降低帶隙基準(zhǔn)電路的溫漂系數(shù)。

3、基于此，中國(guó)專利cn110362144a公開(kāi)了一種基于指數(shù)補(bǔ)償?shù)牡蜏仄唠娫匆种票葞痘鶞?zhǔn)電路，包括預(yù)穩(wěn)壓模塊、預(yù)穩(wěn)壓?jiǎn)?dòng)模塊、帶隙基準(zhǔn)核心模塊和帶隙基準(zhǔn)核心啟動(dòng)模塊，帶隙基準(zhǔn)核心模塊用于產(chǎn)生基準(zhǔn)電壓；顯著的減低了基準(zhǔn)輸出電壓的溫度漂移系數(shù)；通過(guò)自適應(yīng)驅(qū)動(dòng)結(jié)構(gòu)構(gòu)成的預(yù)穩(wěn)壓模塊，既保證了預(yù)穩(wěn)壓結(jié)構(gòu)的驅(qū)動(dòng)能力又有效的提高了基準(zhǔn)輸出電壓的電源抑制比。除此以外，中國(guó)專利cn111240394a公開(kāi)了一種帶預(yù)穩(wěn)壓結(jié)構(gòu)的無(wú)運(yùn)放帶隙基準(zhǔn)電路，包括帶隙核心單元、輸出單元、預(yù)穩(wěn)壓?jiǎn)卧蛦?dòng)單元；采用預(yù)穩(wěn)壓結(jié)構(gòu)，提高基準(zhǔn)電壓的電源抑制比；未采用運(yùn)放結(jié)構(gòu)，削弱失調(diào)電壓對(duì)基準(zhǔn)電壓的影響。

4、然而，針對(duì)基站、汽車電子等寬輸入電壓供電應(yīng)用場(chǎng)景，寬輸入、低溫漂帶隙基準(zhǔn)電路的應(yīng)用需求在不斷增加。上述傳統(tǒng)的帶隙基準(zhǔn)電路由于存在高壓時(shí)的器件擊穿等問(wèn)題無(wú)法直接由寬輸入電壓供電，不能滿足應(yīng)用需求。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的是提出一種寬輸入電壓范圍低溫漂帶隙基準(zhǔn)電路，以解決現(xiàn)有技術(shù)中的不足之處。本發(fā)明具有低溫漂、低線性調(diào)整率、低靜態(tài)電流、核心結(jié)構(gòu)簡(jiǎn)單的優(yōu)點(diǎn)，可用于為寬輸入ldo、dcdc等電路提供基準(zhǔn)電壓，適用于基站、汽車電子應(yīng)用場(chǎng)景。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供的具體技術(shù)方案如下：

3、一種寬輸入電壓范圍低溫漂帶隙基準(zhǔn)電路，包括：預(yù)穩(wěn)壓電路、啟動(dòng)電路、偏置電路和帶隙基準(zhǔn)核心電路；

4、所述預(yù)穩(wěn)壓電路用于將輸入的電壓轉(zhuǎn)換為輸出的預(yù)穩(wěn)壓，以及產(chǎn)生偏置電壓vbn；所述預(yù)穩(wěn)壓為啟動(dòng)電路、偏置電路和帶隙基準(zhǔn)核心電路供電；

5、所述啟動(dòng)電路用于接收到預(yù)穩(wěn)壓電路的偏置電壓vbn后，為帶隙基準(zhǔn)核心電路提供電流或者為帶隙基準(zhǔn)核心電路抬升電壓以啟動(dòng)，在帶隙基準(zhǔn)核心電路啟動(dòng)完成后，所述啟動(dòng)電路關(guān)閉以減小功耗；

6、所述偏置電路用于為帶隙基準(zhǔn)核心電路的電流鏡提供偏置電壓，以使得所述帶隙基準(zhǔn)核心電路在正確工作點(diǎn)運(yùn)行；

7、所述帶隙基準(zhǔn)核心電路用于在傳統(tǒng)帶隙基準(zhǔn)電路結(jié)構(gòu)上進(jìn)行高階補(bǔ)償，產(chǎn)生低溫漂系數(shù)的帶隙基準(zhǔn)電壓。

8、進(jìn)一步的，所述預(yù)穩(wěn)壓電路包括n型mos管md1、md2，nmos管m3，齊納二極管z0，電阻r1、r2、r3，電容c0、c1；md1的柵極與源極短接，利用md1的源極所在的p阱與漏極所在的n阱之間形成的體二極管導(dǎo)電；在z0陰極處形成的穩(wěn)壓通過(guò)md2源極跟隨器結(jié)構(gòu)產(chǎn)生一個(gè)壓降vgs2，在md2源極即預(yù)穩(wěn)壓電路輸出端vs處產(chǎn)生預(yù)穩(wěn)壓；電阻r3、nmos管m3作為負(fù)載，m3柵極與漏極短接，在m3柵極處輸出偏置電壓vbn；電阻r0和電容c0對(duì)z0的穩(wěn)壓進(jìn)行rc濾波。

9、進(jìn)一步的，所述n型mos管md1、md2為ldmos管。

10、進(jìn)一步的，所述啟動(dòng)電路包括pmos管m9、m10、m12、m13、m14、m15、m25、m31，nmos管m11、m16、m17、m18、m26、m27、m30；m14、m25、m9、m12、m13的源極連接預(yù)穩(wěn)壓vs；m14的漏極連接m15的源極，m14的柵極與m15的柵極相連后連接m25的漏極，m25的柵極連接使能信號(hào)；m15的漏極連接m16的柵極和源極；m16的源極連接m17的柵極和漏極以及m18的柵極，m17的源極接地gnd；m9的柵極連接m10和m31的柵極，m9的漏極連接m10的源極，m10的漏極連接m31的源極和漏極、m18的漏極、m26的漏極以及m11的柵極，m18的源極接地gnd，m26的柵極連接使能信號(hào)，m26的源極接地gnd；m12的柵極、漏極短接后連接m13的柵極和m30的漏極；m30的源極連接m11的漏極，m30的柵極連接使能信號(hào)；m11的源極連接m27的漏極，m27的柵極連接偏置電壓vbn，m27的源極接地gnd；m13的漏極連接帶隙基準(zhǔn)核心電路，為所述帶隙基準(zhǔn)核心電路抬升電壓以啟動(dòng)。

11、進(jìn)一步的，所述偏置電路包括nmos管m19、m28、m29，pmos管m20、m21、m22、m23、m24；m20、m21、m22、m23構(gòu)成共柵的電流鏡，且連接m24的漏極，m24的源極連接預(yù)穩(wěn)壓vs，m24的柵極連接使能信號(hào)；m23的源極連接預(yù)穩(wěn)壓vs，m23的漏極連接m22的源極，m22的漏極連接m21的源極，m21的漏極連接m20的源極，m20的漏極連接m19的漏極，m19的柵極連接啟動(dòng)電路，m19的源極連接m28的漏極，m28和m29的柵極相連，m28和m29的源極接地gnd。

12、進(jìn)一步的，所述帶隙基準(zhǔn)核心電路包括pmos管m1、m2、m3、m4、m8，nmos管m5、m6、m7、m32，三極管q1、q2、q3、q4，電阻r1、r2、r4、r5、r6、r7、r8，修調(diào)電阻串r3，電容c0、c1、c2；pmos管m1、pmos管m2、pmos管m3、pmos管m4、nmos管m5、nmos管m6形成的電流鏡反饋環(huán)，所述電流鏡反饋環(huán)使三極管q1、三極管q2的集電極電壓處于相同電位且m5、m6提供的電流相等；三極管q1和三極管q2實(shí)現(xiàn)基準(zhǔn)電壓的一階溫度補(bǔ)償，三極管q3和三極管q4實(shí)現(xiàn)基準(zhǔn)電壓的高階溫度補(bǔ)償；電阻r7、電阻r8、電容c1、電容c2構(gòu)成rc濾波器，抑制高頻噪聲；基準(zhǔn)電壓從q1、q2的基極輸出。

13、進(jìn)一步的，m1、m2和m8的源極連接預(yù)穩(wěn)壓vs，m1的柵極連接m2的柵極和m3的漏極；m1的漏極連接m3的源極；m2的漏極連接m4的源極；m3和m4的柵極相連；m3的漏極連接m5的漏極，m4的漏極連接m6的漏極和柵極；m5和m6的柵極相連且連接m7的柵極和啟動(dòng)電路，以抬升電壓；m5的源極連接q1的集電極，m6的源極連接q2和q4的集電極；q1的基極與q2和q4的基極相連；q1的發(fā)射極連接電阻r1的一端，q2的發(fā)射極連接電阻r1的另一端和電阻r2的一端，r2的另一端連接r4的一端和r3的一端，r3的另一端接地gnd；q4的發(fā)射極與其基極短接后連接電阻r5的一端和q3的集電極，電阻r5的另一端連接q3的基極和r6的一端；q3的發(fā)射極連接r4的另一端；r6的另一端接地gnd；m8的柵極和漏極短接后連接m7的漏極，m7的源極連接r5的一端、c0的一端、m32的漏極、r7的一端；c0的另一端接地，m32的柵極連接使能信號(hào)，m32的源極接地gnd；r7的另一端連接c1和r8的一端，c1的另一端接地gnd，r8的另一端輸出基準(zhǔn)電壓vref并連接c2的一端，c2的另一端接地gnd。

14、通過(guò)采用上述技術(shù)方案，本發(fā)明的有益效果為：

15、1、本發(fā)明電路采用預(yù)穩(wěn)壓電路結(jié)構(gòu)，實(shí)現(xiàn)寬輸入電壓范圍的同時(shí)提升了電源抑制表現(xiàn)，具有低線性調(diào)整率。

16、2、本發(fā)明在傳統(tǒng)帶隙基準(zhǔn)電路中采用電流鏡反饋環(huán)代替運(yùn)放箝位電壓，避免了傳統(tǒng)結(jié)構(gòu)運(yùn)放失調(diào)可能產(chǎn)生的影響。

17、3、本發(fā)明采用的帶隙基準(zhǔn)核心電路結(jié)構(gòu)與溫度補(bǔ)償技術(shù)簡(jiǎn)單，可以實(shí)現(xiàn)低溫漂、低靜態(tài)電流。