本發(fā)明涉及集成電路，尤其涉及一種低溫漂無運(yùn)放的帶隙基準(zhǔn)電壓電路、帶隙基準(zhǔn)電壓的生成方法及補(bǔ)償方法。

背景技術(shù)：

1、基準(zhǔn)電壓電路是模擬電路和數(shù)?；旌想娐分胁豢扇鄙俚囊粋€單元模塊，被廣泛應(yīng)用于高精度的電源管理芯片、ad/da轉(zhuǎn)換器、隨機(jī)動態(tài)存儲器等集成電路設(shè)計(jì)中。在諸多的基準(zhǔn)電路結(jié)構(gòu)中，帶隙基準(zhǔn)電壓電路因其能提供精確的電壓，且溫度穩(wěn)定性高，成為目前應(yīng)用最為廣泛的基準(zhǔn)電壓源技術(shù)。

2、現(xiàn)有常見的帶隙基準(zhǔn)電壓電路的基本原理為：將兩個具有相反溫度系數(shù)的電壓按照比例相加，得到一個總電壓，使其溫度系數(shù)接近于零，在一定溫度范圍內(nèi)保持穩(wěn)定。傳統(tǒng)帶隙基準(zhǔn)電路結(jié)構(gòu)中帶有運(yùn)算放大器，帶運(yùn)放的帶隙基準(zhǔn)電路原理圖如圖1所示，圖中pm1、pm2、pm3構(gòu)成電流鏡，q1和q2為發(fā)射極面積成比例的三極管，由于運(yùn)放和電阻反饋網(wǎng)絡(luò)的存在，使得電路處于深度負(fù)反饋狀態(tài)，利用運(yùn)放虛短的特性，迫使運(yùn)放兩輸入端的電壓相等，又因?yàn)檫\(yùn)放的虛斷特性，pm1、pm2流出的電流大小相同。相同的電流流過q1、q2，使得q1與q2的基極－發(fā)射極電壓之差δvbe作用于電阻r1上，產(chǎn)生了ptat(proportionalto?absolutetemperature)電流，即正溫度系數(shù)電流。

3、傳統(tǒng)的運(yùn)放帶隙基準(zhǔn)電路運(yùn)用了運(yùn)放進(jìn)行鉗位，運(yùn)放引入的失調(diào)電壓會對基準(zhǔn)電壓的精度產(chǎn)生影響，同時還引入了新的噪聲，增加了設(shè)計(jì)的復(fù)雜性，且傳統(tǒng)的運(yùn)放帶隙基準(zhǔn)電壓電路容易受到電源的影響，很難有較高的電源抑制比。

4、在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問題：

5、現(xiàn)有的運(yùn)放帶隙基準(zhǔn)電壓電路運(yùn)用了運(yùn)放進(jìn)行鉗位，會對基準(zhǔn)電壓的精度造成影響，不能產(chǎn)生較高的電源抑制比。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種低溫漂無運(yùn)放的帶隙基準(zhǔn)電壓電路、帶隙基準(zhǔn)電壓的生成方法及補(bǔ)償方法，以解決現(xiàn)有技術(shù)中存在的帶隙基準(zhǔn)電壓電路運(yùn)用了運(yùn)放進(jìn)行鉗位，會對基準(zhǔn)電壓的精度造成影響，不能產(chǎn)生較高的電源抑制比的技術(shù)問題。

2、本發(fā)明提供的諸多技術(shù)方案中的優(yōu)選技術(shù)方案所能產(chǎn)生的諸多技術(shù)效果詳見下文闡述。

3、為實(shí)現(xiàn)上述目的，本發(fā)明提供了以下技術(shù)方案：

4、第一方面，本發(fā)明實(shí)施例提供一種低溫漂無運(yùn)放的帶隙基準(zhǔn)電壓電路，包括：帶隙核心電路、溫度補(bǔ)償電路和第一啟動電路；所述第一啟動電路的輸出端與所述帶隙核心電路的輸入端相連；所述溫度補(bǔ)償電路的輸出端與所述帶隙核心電路的輸入端相連。

5、可選的，所述帶隙核心電路包括pmos管pm1、pmos管pm2、nmos管nm1和nmos管nm2；所述pmos管pm1、pmos管pm2、nmos管nm1和nmos管nm2為電流鏡結(jié)構(gòu)；

6、所述pmos管pm1和pmos管pm2的源極均與電源相連，所述pmos管pm2的柵極與所述pmos管pm1的柵極和漏極相連，pmos管pm1的柵極和漏極與所述nmos管nm1的漏極和第一啟動電路相連；所述pmos管pm2的漏極與所述nmos管nm2的柵極和漏極相連；所述nmos管nm2的柵極與所述nmos管nm1的柵極相連；所述nmos管nm1的源極與帶隙核心電路相連，所述nmos管nm2的源極與帶隙核心電路相連；所述pmos管pm1的柵極和漏極，以及所述nmos管nm1的漏極均與所述第一啟動電路相連；

7、所述帶隙核心電路還包括三極管q1、三極管q2、三極管q3、電阻r1、電阻r2、電阻r3、電阻r4和電阻r5；

8、所述三極管q1的基極和集電極通過電阻r2與所述三極管q2的基極相連，所述三極管q1的基極和集電極與所述電阻r3的一端相連，所述電阻r3的另一端分別與所述溫度補(bǔ)償電路、電阻r5的一端和電阻r4的一端相連，所述電阻r5的另一端分別與所述nmos管nm1的源極和第一啟動電路相連；

9、所述三極管q2的集電極與所述電阻r4的另一端和三極管q3的基極相連；

10、所述三極管q3的集電極通過電阻r6與所述mos管nm2的源極相連；

11、所述三極管q1和三極管q3的發(fā)射極直接接地；所述三極管q2通過所述電阻r1接地。

12、可選的，所述第一啟動電路包括pmos管pm8、nmos管nm6和nmos管nm5；

13、所述pmos管pm8的源極與電源相連，所述pmos管pm8的柵極和漏極與所述nmos管nm6的柵極和nmos管nm5的柵極和漏極連接，所述nmos管nm5的源極接地；

14、所述nmos管nm6的柵極與pmos管pm8的柵極和漏極、nmos管nm5的柵極和漏極相連；所述nmos管nm6的漏極與所述pmos管pm1的柵極和漏極、pmos管pm2的柵極和nmos管nm1的漏極相連；所述nmos管nm6的源極與所述nmos管nm1的源極和所述帶隙核心電路相連。

15、可選的，所述溫度補(bǔ)償電路包括pmos管pm3、pmos管pm4、pmos管pm5、pmos管pm6、pmos管pm7、nmos管nm3和nmos管nm4；所述pmos管pm3、pmos管pm4、pmos管pm6和pmos管pm7為電流鏡結(jié)構(gòu)；所述pmos管pm3、pmos管pm4、pmos管pm5、pmos管pm6和pmos管pm7的源極均與電源相連；

16、所述pmos管pm3的柵極與所述pmos管pm4的柵極相連，所述pmos管pm3的漏極與所述帶隙核心電路相連；所述pmos管pm4的柵極和漏極相連后與三極管q4的集電極相連；

17、所述pmos管pm5的柵極與pmos管pm6的柵極和pmos管pm7的柵極相連，漏極與所述三極管q4的基極和電阻r8相連；

18、所述pmos管pm6的柵極與所述pmos管pm7的柵極相連，所述pmos管pm6的漏極與所述nmos管nm3的漏極相連，所述pmos管pm7的漏極與nmos管nm4的柵極與漏極相連；所述nmos管nm3的柵極與所述nmos管nm4的柵極和漏極相連，所述nmos管nm3的源極與電阻r9相連；所述nmos管nm4的源極與三極管q5的發(fā)射極相連。

19、可選的，所述帶隙基準(zhǔn)電壓電路還包括第二啟動電路，所述第二啟動電路與所述溫度補(bǔ)償電路相連；

20、所述第二啟動電路包括pmos管pm10、pmos管pm9和電容c2；所述pmos管pm10、pmos管pm9的源極均與電源相連；所述pmos管pm10的柵極與所述pmos管pm7的柵極相連，所述pmos管pm9的漏極與所述pmos管pm7漏極、nmos管nm4的柵極和漏極相連，所述pmos管pm10的漏極和所述pmos管pm9的柵極、所述電容c2的上極板相連，所述電容c2的下極板接地。

21、基于同一發(fā)明構(gòu)思，第二方面，本發(fā)明實(shí)施例還提供一種帶隙基準(zhǔn)電壓的生成方法，應(yīng)用于上述所述的帶隙基準(zhǔn)電壓電路，所述生成方法包括：

22、通過所述帶隙基準(zhǔn)電壓電路的第一啟動電路，向所述帶隙基準(zhǔn)電壓電路中的帶隙核心電路注入啟動電流，使所述帶隙核心電路擺脫簡并點(diǎn)，進(jìn)而使所述帶隙核心電路快速進(jìn)入工作狀態(tài)；

23、通過所述帶隙核心電路生成第一溫度系數(shù)電壓v負(fù)和第二溫度系數(shù)電壓v正；并根據(jù)所述第一溫度系數(shù)電壓v負(fù)和第二溫度系數(shù)電壓v正，得到帶隙基準(zhǔn)電壓vref；

24、通過溫度補(bǔ)償電路生成負(fù)溫度系數(shù)電流，以補(bǔ)償所述帶隙基準(zhǔn)電壓vref，實(shí)現(xiàn)零溫度系數(shù)電壓的帶隙基準(zhǔn)電壓vref。

25、可選的，通過所述帶隙核心電路生成第一溫度系數(shù)電壓v負(fù)，包括：

26、在所述帶隙核心電路中，基于電阻r3與電阻r4的電阻值相同，且所述電阻r4與三極管q3的基極相連，所述電阻r3與三極管q1的基極和集電極相連，得到所述電阻r4的電壓為所述三極管q3的正向壓降電壓vbe3和所述電阻r3的電壓為所述三極管q1的正向壓降電壓vbe1；

27、基于所述帶隙核心電路中的pmos管pm1、pmos管pm2、nmos管nm1和nmos管nm2為電流鏡結(jié)構(gòu)，且所述pmos管pm1和pmos管pm2的尺寸相同，所述nmos管nm1和nmos管nm2的尺寸相同，使得：vbe1＝vbe3。

28、可選的，通過所述帶隙核心電路生成第二溫度系數(shù)電壓v正，包括：

29、在所述帶隙核心電路中，基于電阻r3與電阻r4的電流相同，三極管q1和三極管q2的發(fā)射極面積之比為1:n，得到所述三極管q1和所述三極管q2的vbe之差δabe1-2，具體公式為：

30、

31、δvbe1-2＝vb1-ve1-vb2+ve2＝vb1-vb2-(ve1-ve2)；

32、其中，ve1-ve2為所述三極管q1和三極管q2的發(fā)射極電壓差，vb1-vb2為所述三極管q1和三極管q2的基極電壓差，vt為熱電壓，ic為三極管的集電極電流，is為反向飽和電流；

33、根據(jù)δabe1-2、vb1-vb2和ve1-ve2，得到所述三極管q1和所述三極管q2的集電極電流，所述δabe1-2、vb1-vb2和ve1-ve2的具體公式為：

34、

35、其中，β為三極管的集電極電流的放大倍數(shù)，r1為帶隙核心電路中電阻r1的電阻值，r2為帶隙核心電路中電阻r2的電阻值；

36、得到的所述三極管q1和三極管q2的集電極電流公式為：

37、

38、

39、根據(jù)所述三極管q1和三極管q2的集電極電流，得到第二溫度系數(shù)電壓v正，具體公式為：

40、

41、其中，r3為帶隙核心電路中電阻r3的電阻值，r5為帶隙核心電路中電阻r5的電阻值。

42、可選的，所述根據(jù)所述第一溫度系數(shù)電壓v負(fù)和第二溫度系數(shù)電壓v正，得到帶隙基準(zhǔn)電壓vref，包括：

43、

44、其中，vref為帶隙基準(zhǔn)電壓，r3為電阻r3的電阻值，r5為電阻r5的電阻值，vbe1為q1的正向壓降電壓，也為第一溫度系數(shù)電壓v負(fù)，且與溫度呈負(fù)相關(guān)，為第二溫度系數(shù)電壓v正，vt與溫度呈正相關(guān)。

45、基于同一發(fā)明構(gòu)思，第二方面，本發(fā)明實(shí)施例還提供一種帶隙基準(zhǔn)電壓的補(bǔ)償方法，應(yīng)用于上述所述的帶隙基準(zhǔn)電壓電路，所述補(bǔ)償方法包括：

46、通過所述帶隙基準(zhǔn)電壓電路的第一啟動電路，向所述帶隙基準(zhǔn)電壓電路中的帶隙核心電路注入啟動電流，使所述帶隙核心電路擺脫簡并點(diǎn)，進(jìn)而使所述帶隙核心電路快速進(jìn)入工作狀態(tài)；

47、通過所述帶隙核心電路產(chǎn)生第一溫度系數(shù)電壓v負(fù)和第二溫度系數(shù)電壓v正，并根據(jù)所述第一溫度系數(shù)電壓v負(fù)和第二溫度系數(shù)電壓v正，得到帶隙基準(zhǔn)電壓vref；

48、通過溫度補(bǔ)償電路生成負(fù)溫度系數(shù)電流，具體公式為：

49、

50、其中，ir9為所述負(fù)溫度系數(shù)電流，r9為所述溫度補(bǔ)償電路的電阻r9的電阻值，vbe5為q5的基極發(fā)射極之間的電壓差；所述溫度補(bǔ)償電路通過所述ir9補(bǔ)償所述帶隙基準(zhǔn)電壓，實(shí)現(xiàn)零溫度系數(shù)的帶隙基準(zhǔn)電壓vref。

51、實(shí)施本發(fā)明上述技術(shù)方案中的一個技術(shù)方案，具有如下優(yōu)點(diǎn)或有益效果：

52、本實(shí)施例中的帶隙基準(zhǔn)電壓電路采用無運(yùn)放結(jié)構(gòu)，避免噪聲的引入，避免失調(diào)電壓對帶隙基準(zhǔn)電壓vref造成影響；并且采用電流鏡結(jié)構(gòu)為帶隙核心電路進(jìn)行供電，提高電源抑制比；加入溫度補(bǔ)償電路為帶隙核心電路進(jìn)行溫度補(bǔ)償，提高帶隙的精度，在寬溫度范圍內(nèi)實(shí)現(xiàn)低溫漂。