向集成電路提供配置數(shù)據(jù)的裝置及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明大體上涉及微電子領(lǐng)域，并且更具體地，涉及用于向集成電路提供配置數(shù) 據(jù)的裝置和方法。
【背景技術(shù)】
[0002] 集成器件技術(shù)在過去的40年間獲得了指數(shù)級(jí)的進(jìn)步。特別是在始于4位單指令、 10微米器件的微處理器領(lǐng)域，在半導(dǎo)體制造技術(shù)的進(jìn)步已經(jīng)使得設(shè)計(jì)者能夠提供在架構(gòu)和 密度方面越來越復(fù)雜的設(shè)備。在80年代和90年代中，所謂的流水線微處理器和超標(biāo)量體 系結(jié)構(gòu)微處理器被開發(fā)出來，其在單個(gè)管芯（die)上包括數(shù)百萬個(gè)晶體管。現(xiàn)在，在20年 之后，64位的32納米的設(shè)備正在被生產(chǎn)，其在單個(gè)管芯上具有數(shù)十億個(gè)晶體管，并且其包 括用于數(shù)據(jù)處理的多個(gè)微處理器核心。
[0003] 從這些早期的微處理器被生產(chǎn)開始就一直堅(jiān)持的一個(gè)要求是：當(dāng)其被上電時(shí)或者 當(dāng)其被重置時(shí)需要利用配置數(shù)據(jù)來對(duì)這些設(shè)備進(jìn)行初始化。例如，很多架構(gòu)以很多可選擇 的頻率和/或電壓中的一個(gè)執(zhí)行而使得設(shè)備能夠被致能。其它的架構(gòu)要求每個(gè)設(shè)備具有序 列號(hào)，以及可以通過指令的執(zhí)行而被讀取的其它信息。另外的設(shè)備內(nèi)部寄存器和控制電路 需要初始化數(shù)據(jù)。另外的微處理器，特別是具有板上高速緩存存儲(chǔ)器的微處理器使用修補(bǔ) 數(shù)據(jù)來實(shí)現(xiàn)在這些存儲(chǔ)器內(nèi)的冗余電路，以糾正制造的錯(cuò)誤。
[0004] 本領(lǐng)域技術(shù)人員將理解，設(shè)計(jì)者傳統(tǒng)上采用管芯上的半導(dǎo)體熔絲陣列來存儲(chǔ)和提 供初始配置和修補(bǔ)數(shù)據(jù)。這些熔絲陣列通常通過在已經(jīng)制造好部件之后對(duì)其中的選擇的熔 絲進(jìn)行燒斷來編程，并且陣列包含上千位的信息，其在上電/重置之后通過相應(yīng)的設(shè)備來 讀取，以初始化和配置設(shè)備來進(jìn)行操作。
[0005] 隨著過去的數(shù)年間設(shè)備的復(fù)雜度得到增加，對(duì)于典型的設(shè)備所需要的配置/修補(bǔ) 數(shù)據(jù)的量也成比例地增加。但是，本領(lǐng)域技術(shù)人員將理解，雖然晶體管大小隨著所采用的 半導(dǎo)體制造工藝而成比例地縮小，但是半導(dǎo)體熔絲大小由于用于對(duì)管芯上的熔絲進(jìn)行編程 的特定的需求而增加。半導(dǎo)體熔絲中的和其本身的這種現(xiàn)象對(duì)于通常受到實(shí)際資源（real estate)限制和功率限制的設(shè)計(jì)者而言是個(gè)問題。換言之，在給定的管芯上沒有足夠的實(shí)際 資源來制造龐大的熔絲陣列。
[0006] 此外，用于在單個(gè)管芯上制造多個(gè)設(shè)備核心的能力已經(jīng)幾何地加劇了該問題，因 為對(duì)于每個(gè)核心的配置需求導(dǎo)致在單個(gè)陣列或者不同的陣列中、在管芯上熔絲數(shù)量的需 求，該數(shù)量與在其上放置的核心的數(shù)量成比例。
[0007] 此外，本領(lǐng)域技術(shù)人員將理解，多核設(shè)備使用操作的復(fù)雜的功率節(jié)省模式，其導(dǎo)致 核心中的一個(gè)或者多個(gè)當(dāng)不被使用時(shí)，在所謂的功率選通事件（或者"睡眠模式"）中被斷 電。因此，當(dāng)在功率選通事件之后對(duì)核心上電時(shí)，除了初始化速度需求更加嚴(yán)厲之外，仍然 繼續(xù)存在對(duì)于初始化、配置、以及修補(bǔ)的相同的需求。
[0008] 因此，需要使得配置/修補(bǔ)數(shù)據(jù)能夠被存儲(chǔ)和提供給與迄今已經(jīng)被提供的設(shè)備相 比，在單個(gè)管芯上要求明顯減少的實(shí)際資源以及功率的多核設(shè)備的裝置和方法。
[0009] 此外，需要能夠存儲(chǔ)和提供與當(dāng)前技術(shù)相比明顯更多的配置/修補(bǔ)數(shù)據(jù)，同時(shí)要 求在多核管芯上的相同或者更少的實(shí)際資源的熔絲陣列機(jī)制。
[0010] 此外，需要便于在功率選通事件之后提示多核設(shè)備的初始化、配置、以及修補(bǔ)的技 術(shù)。

【發(fā)明內(nèi)容】

[0011] 本發(fā)明提供了一種用于將配置數(shù)據(jù)提供給集成電路的裝置。所述裝置包括半導(dǎo)體 熔絲陣列、存儲(chǔ)器、和多個(gè)核心。半導(dǎo)體熔絲陣列被布置在管芯上，并且利用壓縮的配置數(shù) 據(jù)而被編程。也被布置在管芯上的存儲(chǔ)裝置被配置用于存儲(chǔ)和訪問解壓縮的配置數(shù)據(jù)集 合。多個(gè)核心也被布置在管芯上，其中多個(gè)核心中的每一個(gè)被耦合到半導(dǎo)體熔絲陣列，并且 其中多個(gè)核心中的一個(gè)被配置為在被供電/重置之后訪問半導(dǎo)體熔絲陣列以對(duì)壓縮的配 置數(shù)據(jù)進(jìn)行讀取和解壓縮，并且在存儲(chǔ)裝置中存儲(chǔ)用于在多個(gè)核心中的每一個(gè)內(nèi)的一個(gè)或 者多個(gè)高速緩存存儲(chǔ)器的解壓縮的配置數(shù)據(jù)集合。多個(gè)核心中的每一個(gè)包括重置邏輯和睡 眠邏輯。重置邏輯被配置為采用解壓縮的配置數(shù)據(jù)集合，以在供電/重置之后初始化一個(gè) 或者多個(gè)高速緩存存儲(chǔ)器。睡眠邏輯被配置為確定在功率選通事件之后恢復(fù)功率，并且被 配置為隨后訪問存儲(chǔ)裝置，以檢索和采用解壓縮的配置數(shù)據(jù)集合，來在功率選通事件之后 初始化一個(gè)或者多個(gè)高速緩存存儲(chǔ)器。
[0012] 本發(fā)明的另一個(gè)方面包括一種用于配置集成電路的方法。所述方法包括：第一，將 半導(dǎo)體熔絲陣列布置在管芯上，向其中編程壓縮的配置數(shù)據(jù)；第二，將存儲(chǔ)裝置布置在管芯 上，其被配置用于存儲(chǔ)和訪問解壓縮的配置數(shù)據(jù)集合；第三，將多個(gè)微處理器核心布置在管 芯上，其中多個(gè)微處理器核心中的每一個(gè)被耦合到半導(dǎo)體熔絲陣列，并且其中多個(gè)微處理 器核心中的一個(gè)被配置為在供電/重置之后訪問半導(dǎo)體熔絲陣列以對(duì)壓縮的配置數(shù)據(jù)進(jìn) 行讀取和解壓縮，并且在存儲(chǔ)裝置中存儲(chǔ)用于在多個(gè)核心中的每一個(gè)內(nèi)的一個(gè)或者多個(gè)高 速緩存存儲(chǔ)器的解壓縮的配置數(shù)據(jù)集合；經(jīng)由布置在多個(gè)核心中的每一個(gè)內(nèi)的重置邏輯， 采用解壓縮的配置數(shù)據(jù)集合以在供電/重置之后對(duì)一個(gè)或者多個(gè)高速緩存存儲(chǔ)器進(jìn)行初 始化；以及經(jīng)由被布置在多個(gè)核心中的每一個(gè)內(nèi)的睡眠邏輯，確定在功率選通事件之后恢 復(fù)功率，并且隨后訪問存儲(chǔ)裝置，以檢索和采用解壓縮的配置數(shù)據(jù)集合，來在功率選通事件 之后初始化一個(gè)或者多個(gè)高速緩存存儲(chǔ)器。
[0013] 關(guān)于工業(yè)適用性，本發(fā)明在可以用于通用或者專用計(jì)算設(shè)備的微處理器內(nèi)實(shí)現(xiàn)。
【附圖說明】
[0014] 相對(duì)于以下描述和附圖，本發(fā)明的這些和其它目標(biāo)、特征、和優(yōu)點(diǎn)將得到更好的理 解，在附圖中：
[0015] 圖1是圖示了包括用于向微處理器核心提供配置數(shù)據(jù)的熔絲陣列的當(dāng)前微處理 器核心的框圖；
[0016] 圖2是描繪了包括可以在燒斷熔絲陣列內(nèi)的第一熔絲組之后燒斷的冗余熔絲組 的，在圖1的微處理器核心內(nèi)的熔絲陣列的框圖；
[0017] 圖3是特征為提供對(duì)多核設(shè)備的配置數(shù)據(jù)的壓縮和解壓縮的根據(jù)本發(fā)明的系統(tǒng) 的框圖；
[0018] 圖4是示出了根據(jù)本發(fā)明的熔絲解壓縮機(jī)制的框圖；
[0019] 圖5是圖示了根據(jù)本發(fā)明的用于壓縮的配置數(shù)據(jù)的示例性格式的框圖；
[0020] 圖6是圖示了根據(jù)本發(fā)明的用于解壓縮的微代碼補(bǔ)丁（PATCH)配置數(shù)據(jù)的示例性 格式的框圖；
[0021] 圖7是描繪了根據(jù)本發(fā)明的用于解壓縮的微代碼寄存器配置數(shù)據(jù)的示例性格式 的框圖；
[0022] 圖8是特征為根據(jù)本發(fā)明的用于解壓縮的高速緩存糾正數(shù)據(jù)的示例性格式的框 圖；
[0023] 圖9是示出了根據(jù)本發(fā)明的用于解壓縮的熔絲糾正數(shù)據(jù)的示例性格式的框圖；以 及
[0024] 圖10是示出了根據(jù)本發(fā)明的用于解壓縮的熔絲糾正數(shù)據(jù)的替代的示例性格式的 框圖；以及
[0025]圖11是圖示了在功率選通事件之后提供對(duì)于高速緩存修補(bǔ)數(shù)據(jù)的快速恢復(fù)的、 根據(jù)本發(fā)明的多核裝置的框圖。
【具體實(shí)施方式】
[0026] 以下將描述本發(fā)明的示例和說明性的實(shí)施例。為了清楚，在本說明書中并沒有對(duì) 實(shí)際實(shí)現(xiàn)方式中的所有的特征進(jìn)行描述，因?yàn)楸绢I(lǐng)域技術(shù)人員而言將會(huì)理解，在任何這樣 的實(shí)際實(shí)施例的開發(fā)中，會(huì)進(jìn)行各種實(shí)現(xiàn)方式特定的決定，以實(shí)現(xiàn)諸如符合與系統(tǒng)相關(guān)或 者與商業(yè)相關(guān)的限制之類的特定目標(biāo)，所述目標(biāo)可能根據(jù)實(shí)現(xiàn)方式而不同。此外，將會(huì)理 解，這些開發(fā)努力將是復(fù)雜的和耗時(shí)的，然而對(duì)于受益于本公開的本領(lǐng)域普通技術(shù)人員而 言，其應(yīng)該是例行的工作。對(duì)于本領(lǐng)域技術(shù)人員而言，對(duì)于優(yōu)選實(shí)施例的各種修改將是顯而 易見的，并且在此限定的一般的原理將可以被應(yīng)用到其它實(shí)施例中。因此，本發(fā)明不旨在受 到在此示出和描述的具體實(shí)施例的限制，而是與符合在此描述的原理和新穎特征的最寬的 范圍相一致。
[0027] 現(xiàn)在將參考附圖來對(duì)本發(fā)明進(jìn)行描述。在附圖中示意性地描繪的各種結(jié)構(gòu)、系統(tǒng)、 以及設(shè)備僅僅出于說明的目的，從而不應(yīng)該利用本領(lǐng)域技術(shù)人員所公知的細(xì)節(jié)來模糊本發(fā) 明。然而，附圖被包括以用于描述和說明本發(fā)明的示例性的示例。在此所使用的文字和短 語應(yīng)該被理解和解釋為具有與本領(lǐng)域技術(shù)人員所理解的這些文字和短語相一致的意思。沒 有通過在此的術(shù)語或者短語的一貫用法來暗示術(shù)語或短語的特定定義（即，與本領(lǐng)域技術(shù) 人員所理解的普通的和習(xí)慣上的含義不同的定義）。為了使得術(shù)語或者短語被用于具有特 定的含義（即，除了熟練技工所理解的意思之外的含義），將在說明書中以定義的方式來明 確地闡述這樣的特定的定義，所述方式將直接地和明確地提供用于該術(shù)語或短語的特定的 定義。
[0028] 鑒于關(guān)于設(shè)備熔絲陣列的上述背景討論以及在用于在初始上電期間提供配置數(shù) 據(jù)的當(dāng)前集成電路內(nèi)采用的相關(guān)技術(shù)，將參考圖1和圖2來呈現(xiàn)對(duì)于這些技術(shù)的限制和缺 點(diǎn)的討論。在此之后，將參考圖3到圖10來呈現(xiàn)對(duì)于本發(fā)明的討論。本發(fā)明通過提供用于 采用在多核管芯中的壓縮配置的裝置和方法來克服以下討論的限制和缺點(diǎn)，其使用在多核 管芯上的更小的功率和實(shí)際資源，提供用于在功率選通事件之后對(duì)于配置和修補(bǔ)數(shù)據(jù)的快 速恢復(fù)，并且比迄今已經(jīng)提供的技術(shù)更加可靠。
[0029] 定義
[0030] 集成電路（1C):在小尺寸半導(dǎo)體材料(典型的為硅）上制造的電子電路的集合。 1C也可以被稱為芯片、微芯片、或者管芯。
[0031] 中央處理單元（CPU):通過對(duì)數(shù)據(jù)執(zhí)行包括算法操作、邏輯操作、以及輸入/輸出 操作的操作，來執(zhí)行計(jì)算機(jī)程序（也被稱為"計(jì)算機(jī)應(yīng)用"、"應(yīng)用程序"、"程序"、或者"應(yīng) 用"）的指令的電子電路（即，"硬件"）。
[0032]微處理器：用作在單個(gè)集成電路上的CPU的電子設(shè)備。微處理器接收數(shù)字?jǐn)?shù)據(jù)來 作為輸入，根據(jù)從存儲(chǔ)器（管芯上的或者管芯外的）獲取的指令來處理數(shù)據(jù)，并且生成指令 所規(guī)定的操作的結(jié)果來作為輸出。通用微處理器可以在包括但是不限于，桌上型計(jì)算機(jī)、移 動(dòng)計(jì)算機(jī)、或者平板計(jì)算機(jī)的設(shè)備中采用，并且可以被使用用于諸如但是不限于，計(jì)算、文 本編輯、多媒體顯示、以及因特網(wǎng)瀏覽的任務(wù)。微處理器還可以被布置在嵌入式系統(tǒng)中，以 控制包括電器、移動(dòng)電話、智能電話、以及工業(yè)控制設(shè)備的各種設(shè)備。
[0033] 多核處理器：還被稱為多核微處理器，多核處理器是具有在單個(gè)集成電路上制造 的多個(gè)CPU(也被稱為"核心"）的微處理器。
[0034] 指令集架構(gòu)（ISA)或者指令集：與編稈相關(guān)的計(jì)算機(jī)架構(gòu)的一部分,其包括:數(shù)據(jù) 類型、指令、寄存器、尋址模式、存儲(chǔ)器架構(gòu)、中斷和執(zhí)行處理、以及輸入/輸出。ISA包括操 作碼集合的規(guī)范（即，機(jī)器語言指令）、以及由特定CPU實(shí)現(xiàn)的原生命令。
[0035] X86-兼容的微處理器：能夠執(zhí)行枏據(jù)X86ISA而編程的計(jì)算機(jī)應(yīng)用的微處理器。
[0036]微代碼：被采用來表示多個(gè)微指令的術(shù)語。微指令（也被稱為"原生指令"）是處 于微處理器子單元執(zhí)行的層級(jí)的指令。示例性子單元包括整數(shù)單元、浮點(diǎn)單元、MMX單元、 以及負(fù)載/存儲(chǔ)單元。例如，微指令直接通過精減指令集計(jì)算機(jī)（RISC)微處理器來執(zhí)行。 對(duì)于諸如X86兼容的微處理器之類的復(fù)雜指令集（CISC)微處理器，X86指令被翻譯為相關(guān) 聯(lián)的微指令，并且相關(guān)聯(lián)的微指令直接通過CISC微處理器內(nèi)的一個(gè)子單元或者多個(gè)子單 元來執(zhí)行。
[0037]