一種晶體管控制型電子負載控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及負載控制領(lǐng)域，特別涉及一種晶體管控制型電子負載控制電路。
【背景技術(shù)】
[0002]目前，直流電子負載CC(恒流)和CV(恒壓)兩種模式之間的轉(zhuǎn)換是采用繼電器或電子開關(guān)在誤差比較運算放大器的輸入端進行信號切換，電流或電壓控制基準信號(以下簡稱“DA”)與電流或電壓采集信號通過繼電器或電子開關(guān)切換后到誤差比較運算放大器的輸入端。采用繼電器實現(xiàn)CC模式和CV模式的切換存在成本高，無法小型化，在繼電器動作瞬間有一定的電磁干擾問題；采用電子開關(guān)實現(xiàn)CC模式和CV模式的切換存在成本高，需要電平轉(zhuǎn)換電路，線路復雜的問題；誤差比較運算放大器的輸入端阻抗很高，CC模式和CV模式的切換電路容易引入干擾，其抗干擾能力較弱。
[0003]通常電子負載的0N/0FF控制是在誤差比較運算放大器之前，向誤差比較運算放大器其中一個輸入端加固定電平電壓，強制誤差比較運算放大器的輸出電壓歸零，以實現(xiàn)0N/0FF功能。當電子負載從OFF狀態(tài)轉(zhuǎn)換到ON狀態(tài)時，該控制方式會導致誤差比較運算放大器的輸出從OV上升到額定驅(qū)動電壓，該過程需要較長的時間，使電子負載拉載速度變慢。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述存在干擾、抗干擾能力較弱、電子負載的拉載速度較慢缺陷，提供一種能消除干擾、抗干擾能力較強、電子負載的拉載速度較快的晶體管控制型電子負載控制電路。
[0005]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:構(gòu)造一種晶體管控制型電子負載控制電路，包括微處理器、DA控制單元、誤差運算放大電路、恒流恒壓模式轉(zhuǎn)換電路和負載狀態(tài)控制電路，所述DA控制單元與所述微處理器連接、用于輸出電流控制電壓，所述誤差運算放大電路的輸入端與所述DA控制單元連接，所述恒流恒壓模式轉(zhuǎn)換電路的一端與所述誤差運算放大電路的輸出端連接、用于在恒流模式和恒壓模式之間進行切換，所述負載狀態(tài)控制電路的一端與所述恒流恒壓模式轉(zhuǎn)換電路的另一端連接、用于對電子負載的開關(guān)狀態(tài)進行控制，所述負載狀態(tài)控制電路的另一端接地。
[0006]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述誤差運算放大電路包括電流誤差放大電路和電壓誤差放大電路，所述恒流恒壓模式轉(zhuǎn)換電路包括恒流控制單元和恒壓控制單元，所述電壓誤差放大電路的一輸入端和所述電流誤差放大電路的一輸入端均與所述DA控制單元連接，所述恒壓控制單元的一端與所述電壓誤差放大電路的輸入端連接，所述恒流控制單元的一端與所述電流誤差放大電路的輸出端連接，所述恒壓控制單元的另一端與所述恒流控制單元的另一端均與所述負載狀態(tài)控制電路的一端連接。
[0007]在本發(fā)明所述的晶體管控制型電子負載控制電路中，還包括MOS管、電壓采集電路、電流采樣放大電路和采樣電阻，所述MOS管的柵極與所述負載狀態(tài)控制電路的一端連接，所述MOS管的漏極與所述電壓采集電路的輸入端連接，所述MOS管的源極分別與所述電流采樣放大電路的輸入端和所述采樣電阻的一端連接，所述采樣電阻的另一端接地，所述電壓采集電路的輸出端與所述電壓誤差放大電路的另一輸入端連接，所述電流采樣放大電路的輸出端與所述電流誤差放大電路的另一輸入端連接。
[0008]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述電流誤差放大電路包括電流誤差放大器和第一電容，所述恒流控制單元包括第四三極管和第六三極管；所述電流誤差放大器的同相輸入端與所述DA控制單元連接，所述電流誤差放大器的反相輸入端分別與所述第一電容的一端和電流采樣放大電路連接，所述電流誤差放大器的輸出端分別與所述第一電容的另一端和所述第六三極管的發(fā)射極連接，所述第六三極管的基極與所述第四三極管的集電極連接，所述第六三極管的集電極通過第五電阻與所述MOS管的柵極連接，所述第四三極管的發(fā)射極接地，所述第四三極管的基極與所述微處理器連接。
[0009]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述電壓誤差放大電路包括電壓誤差放大器、第二電容和第七電阻，所述恒壓控制單元包括第三三極管和第五三極管，所述電壓誤差放大器的同相輸入端與所述電壓采集電路的輸出端連接，所述電壓誤差放大器的反相輸入端分別與所述第二電容的一端和第七電阻的一端連接，所述第七電阻的另一端與所述DA控制單元連接，所述電壓誤差放大器的輸出端分別與所述第二電容的另一端和第五三極管的發(fā)射極連接，所述第五三極管的集電極通過所述第五電阻與所述MOS管的柵極連接，所述第五三極管的基極與所述第三三極管的集電極連接，所述第三三極管的發(fā)射極與所述負載狀態(tài)控制電路連接，所述第三三極管的基極與所述微處理器連接。
[0010]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述負載狀態(tài)控制電路包括第二三極管，所述第二三極管的發(fā)射極與所述第三三極管的發(fā)射極連接，所述第二三極管的基極與所述微處理器連接，所述第二三極管的集電極與所述MOS管的柵極連接。
[0011]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述電流采樣放大電路包括第二電阻、第三電阻、第四電阻、電流放大器和第六電阻，所述電流放大器的同相輸入端與所述第二電阻的一端連接，所述第二電阻的另一端與所述第一電阻的一端連接，所述電流放大器的反相輸入端分別與所述第三電阻的一端和第四電阻的一端連接，所述第三電阻的另一端接地，所述電流放大器的輸出端分別與所述第四電阻的另一端和所述第六電阻的一端連接，所述第六電阻的另一端與所述電流誤差放大器的反相輸入端連接。
[0012]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述電壓采集電路包括第八電阻、第九電阻、第十電阻和第十一電阻，所述第八電阻的一端與所述MOS管的漏極連接，所述第八電阻的另一端與所述第九電阻的一端連接，所述第九電阻的另一端與所述第十電阻的一端連接，所述第十電阻的另一端分別與所述第十一電阻的一端和電壓誤差放大器的同相輸入端連接，所述第十一電阻的另一端接地。
[0013]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述第二三極管、第三三極管和第四三極管均為NPN三極管，所述第五三極管和第六三極管均為PNP三極管。
[0014]在本發(fā)明所述的晶體管控制型電子負載控制電路中，所述MOS管的漏極還與被測試電源連接。
[0015]實施本發(fā)明的晶體管控制型電子負載控制電路，具有以下有益效果:由于恒流恒壓模式轉(zhuǎn)換電路的一端與誤差運算放大電路的輸出端連接、用于在恒流模式和恒壓模式之間進行切換，負載狀態(tài)控制電路的一端與恒流恒壓模式轉(zhuǎn)換電路的另一端連接、用于對電子負載的開關(guān)狀態(tài)進行控制，恒流恒壓模式轉(zhuǎn)換電路設(shè)置在誤差運算放大電路的輸出端，其輸出阻抗遠遠低于輸入阻抗，提高系統(tǒng)抗干擾能力，負載狀態(tài)控制電路設(shè)置在誤差運算放大電路的輸出端，提高了拉載速度，所以其能消除干擾、抗干擾能力較強、電子負載的拉載速度較快。
【附圖說明】
[0016]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0017]圖1為本發(fā)明晶體管控制型電子負載控制電路一個實施例中的結(jié)構(gòu)示意圖；
[0018]圖2為所述實施例中晶體管控制型電子負載控制電路的電路原理圖。
【具體實施方式】
[0019]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0020]在本發(fā)明晶體管控制型電子負載控制電路實施例中，其晶體管控制型電子負載控制電路的結(jié)構(gòu)示意圖如圖1所示。圖1中，該晶體管控制型電子負載控制電路包括微處理器UDA控制單元2、誤差運算放大電路3、恒流恒壓模式轉(zhuǎn)換電路4和負載狀態(tài)控制電路5