穩(wěn)壓器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及即使電源變動(dòng)也能將輸出電壓穩(wěn)定化的穩(wěn)壓器。
【背景技術(shù)】
[0002]對(duì)現(xiàn)有的穩(wěn)壓器進(jìn)行說(shuō)明。圖7是示出現(xiàn)有的穩(wěn)壓器的電路圖。
[0003]現(xiàn)有的穩(wěn)壓器具備PMOS晶體管702、703、710、106 ；NM0S晶體管704、705、706、707、708、709 ;基準(zhǔn)電壓產(chǎn)生電路701 ;電阻104、105、712 ;電容711 ;接地端子100 ;輸出端子102 ;以及電源端子101。
[0004]在輸出端子102的輸出電壓Vout處于穩(wěn)定狀態(tài)的情況下，電容711被充電至與輸出電壓Vout相同的電壓，因此NMOS晶體管707、708的柵極電壓為0V。輸出電壓Vout因某些條件而快速上升，當(dāng)該上升電壓超過(guò)NMOS晶體管707、708的柵極閾值電壓時(shí)NMOS晶體管707、708導(dǎo)通。而且，若NMOS晶體管707導(dǎo)通，則在NMOS晶體管707中流過(guò)漏極電流。該電流加到在NMOS晶體管706生成的恒流的偏置電流而增加差分放大電路的偏置電流。
[0005]若輸出電壓Vout上升，則NMOS晶體管705的漏極電壓下降。此時(shí)偏置電流增加，因此NMOS晶體管705的漏極電流也增加，能夠?qū)εcNMOS晶體管705的漏極連接的PMOS晶體管710的柵極電容快速充電。因此，與偏置電流僅為NMOS晶體管706的情況相比，能夠迅速將PMOS晶體管710導(dǎo)通。
[0006]其結(jié)果是，能夠使PMOS晶體管106的柵極電壓迅速上升，并能迅速增大PMOS晶體管106的導(dǎo)通電阻，因此能夠迅速抑制從電源端子101供給的電流并能抑制過(guò)沖(例如，參照專利文獻(xiàn)I圖1)。
[0007]專利文獻(xiàn)1:日本特開2009 - 53783號(hào)公報(bào)。

【發(fā)明內(nèi)容】

[0008]然而，現(xiàn)有的穩(wěn)壓器存在這樣的課題，S卩，在不怎么產(chǎn)生過(guò)沖的穩(wěn)定狀態(tài)下，也以與輸出端子連接的電容檢測(cè)過(guò)沖，因此有過(guò)度檢測(cè)過(guò)沖的傾向，使輸出電壓下降或輸出噪聲增大。
[0009]本發(fā)明鑒于上述課題而成，提供穩(wěn)定狀態(tài)下不進(jìn)行過(guò)沖的抑制而能夠防止輸出電壓的下降、輸出噪聲的增大的穩(wěn)壓器。
[0010]為了解決現(xiàn)有的課題，本發(fā)明的穩(wěn)壓器采用如下的結(jié)構(gòu)。
[0011]采用這樣的結(jié)構(gòu)，即，具備:基于輸出電壓檢測(cè)過(guò)沖的過(guò)沖檢測(cè)電路；基于過(guò)沖檢測(cè)電路的輸出控制誤差放大電路的輸出端子的過(guò)沖抑制電路；以及基于誤差放大電路的輸出電壓辨識(shí)輸出晶體管的狀態(tài)的驅(qū)動(dòng)器狀態(tài)辨識(shí)電路，驅(qū)動(dòng)器狀態(tài)辨識(shí)電路控制過(guò)沖抑制電路的動(dòng)作。
[0012]本發(fā)明的穩(wěn)壓器構(gòu)成為僅在非調(diào)節(jié)狀態(tài)時(shí)抑制輸出電壓的過(guò)沖，因此能夠防止通常狀態(tài)下的輸出電壓的下降、輸出噪聲的增大。另外，還有能削減穩(wěn)定狀態(tài)下的功耗的效果O
【附圖說(shuō)明】
[0013]圖1是示出第一實(shí)施方式的穩(wěn)壓器的結(jié)構(gòu)的電路圖。
[0014]圖2是示出第一實(shí)施方式的穩(wěn)壓器的各節(jié)點(diǎn)的電壓的時(shí)間變化的圖。
[0015]圖3是示出第二實(shí)施方式的穩(wěn)壓器的結(jié)構(gòu)的電路圖。
[0016]圖4是示出第三實(shí)施方式的穩(wěn)壓器的結(jié)構(gòu)的電路圖。
[0017]圖5是示出電平移位電路的一個(gè)例子的電路圖。
[0018]圖6是示出電平移位電路的其他例子的電路圖。
[0019]圖7是示出現(xiàn)有的穩(wěn)壓器的結(jié)構(gòu)的電路圖。
[0020]標(biāo)號(hào)說(shuō)明
100接地端子；101電源端子；102輸出端子；103誤差放大電路；107基準(zhǔn)電壓電路；123、131、301、512恒流電路；110過(guò)沖檢測(cè)電路；120驅(qū)動(dòng)器狀態(tài)辨識(shí)電路；130過(guò)沖抑制電路；401電平移位電路。
【具體實(shí)施方式】
[0021 ] 以下，參照附圖，對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。
[0022]<第一實(shí)施方式>
圖1是第一實(shí)施方式的穩(wěn)壓器的電路圖。
[0023]第一實(shí)施方式的穩(wěn)壓器具備:誤差放大電路103 ；PMOS晶體管121、132、106 ；NMOS晶體管141,133 ;基準(zhǔn)電壓電路107 ;恒流電路123,131 ;恒壓電路113 ;電阻104、105、112 ；電容111 ;反相器122 ;接地端子100 ;輸出端子102 ;以及電源端子101。由電容111、電阻112、恒壓電路113構(gòu)成過(guò)沖檢測(cè)電路110。由PMOS晶體管121、恒流電路123、反相器122構(gòu)成驅(qū)動(dòng)器狀態(tài)辨識(shí)電路120。由恒流電路131、PMOS晶體管132、NMOS晶體管133構(gòu)成過(guò)沖抑制電路130。
[0024]接著，對(duì)第一實(shí)施方式的穩(wěn)壓器的連接進(jìn)行說(shuō)明。
[0025]誤差放大電路103的反相輸入端子與基準(zhǔn)電壓電路107的正極連接，同相輸入端子與電阻104和105的連接點(diǎn)連接，輸出端子與PMOS晶體管106的柵極連接。基準(zhǔn)電壓電路107的負(fù)極與接地端子100連接，電阻105的另一個(gè)端子與接地端子100連接，電阻104的另一個(gè)端子與輸出端子102連接。電容111的一個(gè)端子與輸出端子102連接，另一個(gè)端子與NMOS晶體管133的柵極連接。電阻112的一個(gè)端子與NMOS晶體管133的柵極連接，另一個(gè)端子與恒壓電路113的正極連接。恒壓電路113的負(fù)極與接地端子100連接。PMOS晶體管121的柵極與誤差放大電路103的輸出端子連接，漏極與反相器122的輸入連接，源極與電源端子101連接。恒流電路123的一個(gè)端子與反相器122的輸入連接，另一個(gè)端子與接地端子100連接。NMOS晶體管141的柵極與反相器122的輸出連接，漏極與NMOS晶體管133的柵極連接，源極與接地端子100連接。NMOS晶體管133的漏極與PMOS晶體管132的柵極連接，源極與接地端子100連接。恒流電路131的一個(gè)端子與電源端子101連接，另一個(gè)端子與PMOS晶體管132的柵極連接。PMOS晶體管132的漏極與PMOS晶體管106的柵極連接，源極與電源端子101連接。PMOS晶體管106的漏極與輸出端子102連接，源極與電源端子101連接。
[0026]接著，對(duì)第一實(shí)施方式的穩(wěn)壓器的動(dòng)作進(jìn)行說(shuō)明。
[0027]當(dāng)電源電壓VDD輸入電源端子101時(shí)，穩(wěn)壓器從輸出端子102輸出輸出電壓Vout。電阻104和105對(duì)輸出電壓Vout進(jìn)行分壓，輸出反饋電壓Vfb。誤差放大電路103對(duì)輸入到反相輸入端子的基準(zhǔn)電壓電路107的基準(zhǔn)電壓Vref與輸入到同相輸入端子的反饋電壓Vfb進(jìn)行比較，控制作為輸出晶體管而動(dòng)作的PMOS晶體管106的柵極電壓，以使輸出電壓Vout恒定。
[0028]若輸出電壓Vout高于既定電壓，則反饋電壓Vfb變得比基準(zhǔn)電壓Vref高。因此，誤差放大電路103的輸出信號(hào)(PM0S晶體管106的柵極電壓)變高，PMOS晶體管106截止，因此輸出電壓Vout變低。另外，若輸出電壓Vout低于既定電壓，則進(jìn)行與上述相反的動(dòng)作，從而輸出電壓Vout變尚。這樣，穩(wěn)壓器以使輸出電壓Vout丨旦定的方式動(dòng)作。將該輸出電壓Vout被控制為恒定的狀態(tài)稱為穩(wěn)定狀態(tài)。
[0029]當(dāng)輸入到電源端子101的電源電壓VDD尚低時(shí)，輸出端子102的輸出電壓Vout輸出比既定電壓低的電壓。將穩(wěn)壓器的該狀態(tài)稱為非調(diào)節(jié)狀態(tài)。將NMOS晶體管133的柵極設(shè)為節(jié)點(diǎn)NUNMOS晶體管141的柵極設(shè)為節(jié)點(diǎn)N2、PM0S晶體管106的柵極設(shè)為節(jié)點(diǎn)DRVG。
[0030]圖2是示出第一實(shí)施方式的穩(wěn)壓器的各節(jié)點(diǎn)的電壓的時(shí)間變化的圖。
[0031]當(dāng)穩(wěn)壓器處于非調(diào)節(jié)狀態(tài)時(shí)，輸出電壓Vout成為比既定電壓低的電壓。因此，反饋電壓Vfb變得比基準(zhǔn)電壓Vref低，節(jié)點(diǎn)DRVG的電壓下降，因此成為PMOS晶體管106的柵極源極間電壓大的狀態(tài)。
[0032]在此，驅(qū)動(dòng)器狀態(tài)辨識(shí)電路120的反相電平被設(shè)定在比穩(wěn)定狀態(tài)時(shí)的節(jié)點(diǎn)DRVG的電壓低的電壓。因此，因?yàn)楣?jié)點(diǎn)DRVG的電壓小于驅(qū)動(dòng)器狀態(tài)辨識(shí)電路120的反相電平，所以PMOS晶體管121想要流動(dòng)的電流比恒流電路123的電流大。而且，反相器122的輸入成為電源電壓VDD電平，因此節(jié)點(diǎn)N2成為低(Lo)電平，從而使NMOS晶體管141截止，過(guò)沖抑制電路130處于能夠動(dòng)作的狀態(tài)。
[0033]若電源從該狀態(tài)變動(dòng)并成為穩(wěn)定狀態(tài)，則在輸出電壓Vout產(chǎn)生如圖2所示的過(guò)沖。過(guò)沖檢測(cè)電路I1檢測(cè)出該過(guò)沖，使節(jié)點(diǎn)NI的電壓上升。若NMOS晶體管133想要流動(dòng)的電流超過(guò)恒流電路131的電流，則PMOS晶體管132的柵極電壓下降，使PMOS晶體管132導(dǎo)通，并使節(jié)點(diǎn)DRVG的電壓上升。這樣，PMOS晶體管106截止，因此輸出電壓Vout的過(guò)沖得到抑制。
[0034]若節(jié)點(diǎn)DRVG的電壓進(jìn)一步上升而超過(guò)驅(qū)動(dòng)器狀態(tài)辨識(shí)電路120的反相電平，則驅(qū)動(dòng)器狀態(tài)辨識(shí)電路120向節(jié)點(diǎn)N2輸出高(High)電平的信號(hào)，從而使NMOS晶體管141導(dǎo)通。而且，節(jié)點(diǎn)NI成為低電平，使過(guò)沖抑制電路130的動(dòng)作停止。這樣，如圖2所示，在穩(wěn)定狀態(tài)中過(guò)沖抑制電路130不動(dòng)作，而在輸出電壓Vout