芯片上端口電流控制裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般涉及芯片上的電流感測(cè)及控制領(lǐng)域。
[0002]背景
[0003]在許多應(yīng)用中，提供電子芯片來(lái)執(zhí)行一個(gè)或多個(gè)功能，包括控制提供給外部設(shè)備或負(fù)載的電流。為了確保外部設(shè)備或負(fù)載被適宜地供電，所提供的電流應(yīng)被精確地測(cè)量和/或控制。例如，根據(jù)IEEE 802.3af-2003和IEEE 802.3at_2009 (各自由紐約的電子電氣工程師協(xié)會(huì)發(fā)布，其每一個(gè)的全部?jī)?nèi)容通過(guò)引用全部結(jié)合于此)兩者，以太網(wǎng)上供電(PoE)定義了在不干擾數(shù)據(jù)通信的情況下通過(guò)一組2個(gè)雙絞線對(duì)的供電。上述標(biāo)準(zhǔn)尤其針對(duì)電源裝置(PSE)和一個(gè)或多個(gè)被供電設(shè)備(PD)提供。為了給H)適宜地供電以及避免在短路情況下的過(guò)載，由PSE輸出的電流應(yīng)被控制以便不超過(guò)預(yù)定限制。另外，由PSE輸出的電流應(yīng)被精確地測(cè)量以便確定是否有足夠的功率用于所有H)。
[0004]現(xiàn)有技術(shù)中測(cè)量及閉環(huán)控制電流的方法包括測(cè)量跨外部感測(cè)電阻器的電流的電壓表示，然而這需要額外的輸入/輸出引腳和外部連接，從而增加了成本。因此，內(nèi)部感測(cè)電阻器將是優(yōu)選的，然而遺憾的是芯片上電阻器僅僅呈現(xiàn)具有大公差的近似已知的電阻，結(jié)果在沒(méi)有昂貴的修整或校準(zhǔn)的情況下使用芯片上電阻器不能執(zhí)行對(duì)電流的精確測(cè)量和調(diào)整。盡管對(duì)于單獨(dú)的電阻器而言寬的公差是典型的，但是在集成電路范圍內(nèi)的各種電阻器之間的關(guān)系可以被很好地控制。
[0005]因此對(duì)于使用芯片上電阻器而無(wú)需昂貴的修整或校準(zhǔn)來(lái)精確測(cè)量和控制由集成電路芯片提供的電流的方法存在長(zhǎng)期的迫切需求。

【發(fā)明內(nèi)容】

[0006]因此，本發(fā)明的主要目的是克服現(xiàn)有技術(shù)端口電流控制電路的缺點(diǎn)。在一個(gè)實(shí)施例中，提供了芯片上感測(cè)電阻器和芯片上參考電阻器，其中芯片上感測(cè)電阻器和芯片上參考電阻器的電阻之間具有預(yù)定的關(guān)系。生成預(yù)定值的參考電流源，所生成的參考電流被配置成流經(jīng)芯片上的參考電阻器從而產(chǎn)生跨越其的參考電壓。響應(yīng)于流經(jīng)芯片上感測(cè)電阻器的端口電流，跨芯片上感測(cè)電阻器產(chǎn)生感測(cè)電壓，并且確定參考電壓和感測(cè)電壓中每一者的值。響應(yīng)于所產(chǎn)生的確定的參考電壓和所產(chǎn)生的確定的感測(cè)電壓來(lái)確定端口電流。
[0007]根據(jù)以下附圖和描述，本發(fā)明的附加特征和優(yōu)點(diǎn)將變得明顯。
【附圖說(shuō)明】
[0008]為了更好地理解本發(fā)明并示出本發(fā)明可如何發(fā)揮作用，現(xiàn)在將純粹作為示例地參考附圖，其中相同的附圖標(biāo)記貫穿始終指示相應(yīng)的元件或部件。
[0009]現(xiàn)在具體詳細(xì)地參考附圖，要強(qiáng)調(diào)的是，所示的細(xì)節(jié)是作為示例且只是出于對(duì)本發(fā)明的優(yōu)選實(shí)施例的說(shuō)明性討論的目的，并且是為了提供什么被認(rèn)為是對(duì)本發(fā)明的原理和概念方面最有用和容易理解的描述而呈現(xiàn)的。在這一點(diǎn)上，未嘗試比基本理解本發(fā)明所必需的更詳細(xì)地示出本發(fā)明的結(jié)構(gòu)細(xì)節(jié)，參考附圖的描述使得在實(shí)踐中可如何實(shí)施本發(fā)明的若干形式對(duì)本領(lǐng)域技術(shù)人員而言是明顯的。在附圖中:
[0010]圖1A示出使用可變電流源的芯片上端口電流控制裝置的高層示意圖；
[0011]圖1B示出使用可選擇參考電阻器的芯片上端口電流控制裝置的高層示意圖；
[0012]圖2A示出進(jìn)一步包括端口電流確定電路的圖1的芯片上端口電流控制裝置的高層示意圖；
[0013]圖2B示出圖2A的端口電流確定電路的操作的方法的高層流程圖；
[0014]圖3示出使用圖1的芯片上端口電流控制裝置的PoE系統(tǒng)的高層框圖；
[0015]圖4A示出芯片上端口電流控制裝置的高層框圖，其中單個(gè)A/D被配置成處理寬范圍電流控制電平；
[0016]圖4B示出圖4A的芯片上端口電流控制裝置的操作的方法的高層流程圖；
[0017]圖5A示出針對(duì)單個(gè)A/D的輸入電路從而使單個(gè)A/D被配置成處理寬范圍電流控制電平的高層框圖；以及
[0018]圖5B示出圖5A的A/D輸入電路的操作的方法的高層流程圖；
【具體實(shí)施方式】
[0019]在詳細(xì)地解釋本發(fā)明的至少一個(gè)實(shí)施例之前，應(yīng)當(dāng)理解本發(fā)明的應(yīng)用不限于在以下描述中闡述或者在附圖中示出的組件的構(gòu)造和安排的細(xì)節(jié)。本發(fā)明適用于其他實(shí)施例或者適用于以各種方式實(shí)踐或?qū)崿F(xiàn)。同樣，應(yīng)當(dāng)理解本文中所采用的詞組和術(shù)語(yǔ)是出于描述目的，而不應(yīng)被視為限制。本文中所使用的術(shù)語(yǔ)電阻器涉及被配置成對(duì)流經(jīng)其的電流呈現(xiàn)電阻的界定在集成電路中的元件。
[0020]圖1A不出芯片上端口電流控制裝置10的尚層不意圖。裝置10包括:集成電路15 ；參考電流源20 ;包括差分放大器40和電子控制開關(guān)50的電流控制電路30 ;標(biāo)記為RREF的芯片上參考電阻器；以及標(biāo)記為RSENSE的芯片上感測(cè)電阻器。參考電流源20優(yōu)選響應(yīng)于標(biāo)記為ISELECT的控制輸入在多個(gè)預(yù)定值上可變。在一個(gè)實(shí)施例中，參考電流源20、電流控制電路30、芯片上參考電阻器RREF和芯片上感測(cè)電阻器RSENSE全部被界定在集成電路15上。在另一個(gè)實(shí)施例中，參考電流源20在集成電路15的外部。在一個(gè)實(shí)施例中，差分放大器40包括運(yùn)算放大器。電子控制開關(guān)50被配置成響應(yīng)于差分放大器40的輸出來(lái)調(diào)整流經(jīng)那的電流的強(qiáng)度。在下文中電子控制開關(guān)50被描述為η溝道金屬氧化物場(chǎng)效應(yīng)晶體管(NM0SFET)，但是這并不意味著以任何方式進(jìn)行限制，可以提供被配置成調(diào)整流經(jīng)其的電流的強(qiáng)度的其他電子控制開關(guān)。如上所述，諸如感測(cè)電阻器RSENSE和參考電阻器RREF的芯片上電阻器由于制造限制而呈現(xiàn)出具有大公差的近似已知的電阻。然而，已知單個(gè)電子芯片上不同電阻器的電阻之間的比值具有足夠的精確性并且因?yàn)殡娮杵髦腥魏螠囟认嚓P(guān)的改變都是步調(diào)一致的而與溫度無(wú)關(guān)。感測(cè)電阻器RSENSE的電阻被標(biāo)記為R而參考電阻器RREF的電阻被標(biāo)記為A*R，其中A是精確知曉的預(yù)定常數(shù)，從而使參考電阻器RREF的電阻作為感測(cè)電阻器RSENSE的電阻的因數(shù)被給出。不要求A的值大于I，且因此RREF可以具有比RSENSE更大的電阻、比RSENSE更小的電阻或基本等于RSENSE的電阻而不超出范圍。各電阻由此呈現(xiàn)出預(yù)定的關(guān)系，優(yōu)選是預(yù)定的固定的溫度無(wú)關(guān)的數(shù)學(xué)關(guān)系。
[0021]參考電阻器RREF被示為與可變參考電流源20串聯(lián)的單個(gè)電阻器，但是這并不意味著以任何方式進(jìn)行限制。在另一個(gè)實(shí)施例中，如以下將關(guān)于圖1B進(jìn)一步描述的，參考電流源20是固定的，并且參考電阻器RREF由多個(gè)串聯(lián)連接的電阻器構(gòu)成。
[0022]參考電流源20的輸入耦合至集成電路15的端口 25，并且端口 25耦合至標(biāo)記為V的外部電源電壓。由參考電流源20產(chǎn)生的電流量?jī)?yōu)選由輸入ISELECT來(lái)控制。標(biāo)記為ILIMIT的參考電流源20的輸出耦合至參考電阻器RREF的第一端以及差分放大器40的非反相輸入，而參考電阻器RREF的第二端親合至公共電勢(shì)。差分放大器40的反相輸入I禹合至感測(cè)電阻器RSENSE的第一端以及電子控制開關(guān)50的源極，而感測(cè)電阻器RSENSE的第二端親合至公共電勢(shì)。差分放大器40的輸出親合至電子控制開關(guān)50的柵極，而電子控制開關(guān)50的漏極耦合至集成電路15的端口 55。端口 55載運(yùn)端口電流，即要被測(cè)量和/或控制的電流。
[0023]在一個(gè)非限定性實(shí)施例中，端口 55是PoE系統(tǒng)的負(fù)分支，如上關(guān)于IEEE 802.3af或IEEE 802.3at所述。在這樣的實(shí)施例中，公共電勢(shì)是對(duì)DC電源的回路(return)，典型地相對(duì)于地電勢(shì)約為48V DCo
[0024]在操作中，參考電流源20被配置成生成具有預(yù)定值的限制參考電流ILIMIT。限制參考電流ILMIT流經(jīng)參考電阻器RREF并跨其產(chǎn)生限制電壓，該電壓標(biāo)記為VUMIT，其在差分放大器40的非反相輸入處被接收。端口 55被配置成接收標(biāo)記為IPORT的端口電流。電流IPORT經(jīng)電子控制開關(guān)50和感測(cè)電阻器RSENSE流到公共電勢(shì)并產(chǎn)生跨感測(cè)電阻器RSENSE的感測(cè)電壓，該感測(cè)電壓標(biāo)記為VSENSE。限制電壓VUMIT和感測(cè)電壓VSENSE的差被差分放大器40放大，并且電流IPORT響應(yīng)于差分放大器40的輸出被限制。具體而言，在感測(cè)電壓VSENSE大于限制電壓VLMIT的情況下，電子控制開關(guān)50的電阻(S卩，電子控制開關(guān)50的RDStJ增加，由此減少端口電流IPORT。在感測(cè)電壓VSENSE小于限制電壓VUMIT的情況下，電子控制開關(guān)50的RDSm減少，由此允許增加端口電流IP0RT。電流控制電路30的操作因此被配置成致使感測(cè)電壓VSENSE小于或者等于限制電壓VLIMIT，如本領(lǐng)域內(nèi)所知。在某些實(shí)施例中，感測(cè)電壓VSENSE可以小于VLIMIT，諸如在附連到端口 55的電路僅僅通過(guò)小于A*ILMIT的電流時(shí)。在這種情況下，電子控制開關(guān)50完全開啟，即RDSm響應(yīng)于差分放大器40的輸出而處于其最小值，但是IPORT被連接至端口 55的負(fù)載電路限制。因此，電流控制電路30充當(dāng)電流管理者，其中IPORT不能超過(guò)A*ILIMIT，但是在某些情況下可以小于A*IUMIT。
[0025]如將在下文中描述的，通過(guò)選擇合適的限制參考電流IUMIT，端口電流IPORT可因此被精確地控制成不超過(guò)預(yù)定限制。具體而言，等式I示出在電流被電流控制電路30限制的情況下端口電流IPORT和感測(cè)電壓VSENSE之間的關(guān)系:
[0026]IPORT = VSENSE/R 等式 I
[0027]其中R是感測(cè)電阻器RSENSE的電阻，其如上所述是未知的。
[0028]如上所述，電流控制電路30被配置成致使感測(cè)電壓VSENSE等于參考電壓VLMIT。因此，等式I