一種數(shù)字低壓差穩(wěn)壓器及其振鈴消除方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電源管理芯片設(shè)計領(lǐng)域，特別涉及一種數(shù)字低壓差穩(wěn)壓器及其振鈴消除方法。
【背景技術(shù)】
[0002]低壓差(LDO)穩(wěn)壓器作為電源管理電路已被廣泛應(yīng)用在便攜式電子設(shè)備、無線能量傳輸系統(tǒng)等領(lǐng)域。傳統(tǒng)的LDO穩(wěn)壓器為線性電路，相比于開關(guān)穩(wěn)壓器電路，其具有輸出紋波小、電路結(jié)構(gòu)簡單、占用芯片面積小且可以實現(xiàn)全集成等優(yōu)點。但由于其具有模擬電路特性，導(dǎo)致其工藝可迀移性較差，且難以在低電壓下工作。因此，數(shù)字LDO穩(wěn)壓器結(jié)構(gòu)應(yīng)運而生，數(shù)字LDO穩(wěn)壓器具備數(shù)字電路特性，具有良好的工藝可迀移性，并且能夠工作在較低的電源電壓下。
[0003]傳統(tǒng)的數(shù)字LDO穩(wěn)壓器結(jié)構(gòu)如圖1所示，包括一個電壓比較器、一個串行輸入并行輸出的雙向移位寄存器、一個PM0SFET陣列、一個反饋電阻網(wǎng)絡(luò)和一個輸出電容。當(dāng)反饋電壓小于基準(zhǔn)電壓時比較器輸出“0”，反之為“1”，移位寄存器根據(jù)比較器的輸出值來控制PM0SFET陣列中晶體管導(dǎo)通數(shù)目，進而調(diào)整輸出電壓，最終達(dá)到輸出穩(wěn)壓的目的。
[0004]一般來說，數(shù)字LDO穩(wěn)壓器啟動過程中會產(chǎn)生輸出過沖現(xiàn)象，之后需要經(jīng)過較長時間的過阻尼振蕩才能使輸出電壓穩(wěn)定在滿足設(shè)計要求的精度內(nèi)，一般我們把這種振蕩現(xiàn)象稱為振鈴現(xiàn)象。消除振鈴現(xiàn)象可使數(shù)字LDO穩(wěn)壓器盡快達(dá)到穩(wěn)壓值以實現(xiàn)輸出穩(wěn)壓，因此，研究與設(shè)計一種消除數(shù)字低壓差穩(wěn)壓器中振鈴現(xiàn)象的方法和電路極為重要。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術(shù)的缺陷，提供一種數(shù)字低壓差穩(wěn)壓器，采用的技術(shù)方案如下:
[0006]—種數(shù)字低壓差穩(wěn)壓器，包括第一模數(shù)轉(zhuǎn)換器、第二模數(shù)轉(zhuǎn)換器、數(shù)字比較器、第一計數(shù)器、第二計數(shù)器、第三計數(shù)器、減法器、解碼器和PM0SFET陣列，所述第一模數(shù)轉(zhuǎn)換器和第二模數(shù)轉(zhuǎn)換器分別將模擬信號Vf—與V araf轉(zhuǎn)換為數(shù)字信號V _和V draf;所述模擬信號Vfbciut為從電路輸出端返回的反饋電壓；所述數(shù)字比較器的輸入端分別接數(shù)字信號Vdout和Vdraf,用于對數(shù)字信號VdciuJP V draf進行比較，并根據(jù)比較結(jié)果生成一個Comp信號和一個Update信號；所述第一計數(shù)器和第二計數(shù)器的輸入端分別接Update信號，輸出端分別與減法器的輸入端電連接；所述第三計數(shù)器分別接減法器的輸出信號、Comp信號和Update信號，輸出端與解碼器的輸入端電連接；所述解碼器的輸出端與PM0SFET陣列的輸入端電連接；所述PM0SFET陣列的輸出端通過負(fù)載電容Cd妾地，所述電容q并聯(lián)了互相串聯(lián)的反饋電阻RfJPRf2;所述第一模數(shù)轉(zhuǎn)換器、第二模數(shù)轉(zhuǎn)換器、第一計數(shù)器、第二計數(shù)器和第三計數(shù)器分別接系統(tǒng)時鐘信號Clk。
[0007]作為優(yōu)選，本發(fā)明中，所述第一計數(shù)器、第二計數(shù)器、第三計數(shù)器和數(shù)字比較器還接屋位?曰可Reset ο
[0008]本發(fā)明的電路中，模擬電壓Vf—與 Varaf分別通過一個模數(shù)轉(zhuǎn)換器后輸出相應(yīng)的數(shù)字信號Vdciut和V dref^輸出的數(shù)字電壓UP V draf再通過一個數(shù)字比較器得到一個Comp信號和一個Update信號:當(dāng)Vfbciut小于V araf時，輸出的數(shù)字信號Comp為低電平“O” ；當(dāng)V 一大于等于Varaf時，輸出的數(shù)字信號Comp為高平信號“I”。初始的數(shù)字信號Update為0，以后每次當(dāng)Vfbciut發(fā)生躍變時，輸出的數(shù)字信號Update都會加I。Reset則為復(fù)位信號，當(dāng)Reset=“I”時，Update信號、Comp信號、第一計數(shù)器的輸出值C1、第二計數(shù)器的輸出值C2、第三計數(shù)器的輸出值C3都會被清零，只有當(dāng)Reset輸出為“O”時，電路才能正常工作。本結(jié)構(gòu)中的電路信號是時鐘上升沿觸發(fā)的。
[0009]本發(fā)明的另一目的是克服現(xiàn)有技術(shù)的缺陷，提供一種消除數(shù)字低壓差穩(wěn)壓器中振鈴現(xiàn)象的方法，采用的技術(shù)方案如下:
[0010]一種消除數(shù)字低壓差穩(wěn)壓器中振鈴現(xiàn)象的方法，當(dāng)反饋電壓Vfbciu^生躍變且此時電路中導(dǎo)通的PMOS管數(shù)目最少時，強制PMOS管導(dǎo)通數(shù)目增大，使得反饋電壓Vfbciut不會繼續(xù)減小并且能夠保持在基準(zhǔn)電壓附近。Vfb-是否發(fā)生躍變是指在相鄰的兩個時鐘上升沿內(nèi)，Vfbciut是否從小于基準(zhǔn)電壓跳變到大于基準(zhǔn)電壓，或者從大于基準(zhǔn)電壓跳變到小于基準(zhǔn)電壓?；鶞?zhǔn)電壓即Varaf。
[0011 ] 當(dāng)輸出電壓發(fā)生躍變且此時導(dǎo)通的PMOS管數(shù)目最少時，強制PM0SFET導(dǎo)通數(shù)目增大，使得反饋電壓Vfbciut不會繼續(xù)減小并且能夠保持在基準(zhǔn)電壓附近，這樣就可以消除振鈴現(xiàn)象，實現(xiàn)輸出電壓快速穩(wěn)定的目的。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果:本發(fā)明通過在反饋電壓Vfbciut發(fā)生躍變且導(dǎo)通的PM0SFET數(shù)目最少時，強制PM0SFET導(dǎo)通數(shù)目發(fā)生突變(增大)，使得Vfbciut不會繼續(xù)減小并且能夠保持在基準(zhǔn)電壓附近，從而消除振鈴現(xiàn)象，實現(xiàn)輸出電壓快速穩(wěn)定的目的。
【附圖說明】
[0013]圖1為傳統(tǒng)的數(shù)字LDO穩(wěn)壓器結(jié)構(gòu)示意圖；
[0014]圖2為本發(fā)明的數(shù)字電路示意圖；
[0015]圖3為本發(fā)明的數(shù)字電路工作流程框圖；
[0016]圖4為傳統(tǒng)數(shù)字LDO穩(wěn)壓器中反饋電壓的振鈴現(xiàn)象示意圖；
[0017]圖5為未采用振鈴消除電路的傳統(tǒng)數(shù)字LDO穩(wěn)壓器中，PM0SFET導(dǎo)通數(shù)目隨時間關(guān)系;
[0018]圖6為采用本發(fā)明提出的振鈴消除方法的數(shù)字LDO穩(wěn)壓器中，PM0SFET導(dǎo)通數(shù)目隨時間關(guān)系；
[0019]圖7為采用本發(fā)明提出的振鈴消除方法的數(shù)字LDO穩(wěn)壓器反饋電壓的波形示意圖；
[0020]圖8為傳統(tǒng)數(shù)字LDO穩(wěn)壓器與本發(fā)明提出的數(shù)字電路的輸出電壓啟動波形仿真結(jié)果對比示意圖。
【具體實施方式】
[0021]下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細(xì)描述。
[0022]實施例:
[0023]如圖2所示，一種數(shù)字低壓差穩(wěn)壓器，包括:第一模數(shù)轉(zhuǎn)換器1、第二模數(shù)轉(zhuǎn)換器2、數(shù)字比較器3、第一計數(shù)器4、第二計數(shù)器5、第三計數(shù)器7、減法器6、解碼器8和PM0SFET陣列9，所述第一模數(shù)轉(zhuǎn)換器I和第二模數(shù)轉(zhuǎn)換器2分別將模擬信號Vf—與V araf轉(zhuǎn)換為數(shù)字信號Vdciut和V dTOf;所述模擬信號V fbciut為從電路輸出端返回的反饋電壓；所述數(shù)字比較器3的輸入端分別接數(shù)字信號VdciuJP V draf，用于對數(shù)字信號VdciuJP V draf進行比較，并根據(jù)比較結(jié)果生成一個Co