一種雙總線通訊的嵌入式運動控制器及其設(shè)計方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種嵌入式運動控制器及其設(shè)計方法，尤其涉及一種雙總線通訊的嵌入式運動控制器及其設(shè)計方法。
【背景技術(shù)】
[0002]現(xiàn)有的比較通用的板卡類嵌入式運動控制器產(chǎn)品，基本是單總線，即主要通過PCI (Peripheral Component Interconnect，外設(shè)部件互連標(biāo)準(zhǔn))總線接口與上位機通訊，并通過模擬量(±10V)或PffM驅(qū)動器端口連接伺服驅(qū)動器，一般只有I個至4個驅(qū)動器端口，沒有使用現(xiàn)場總線、實時以太網(wǎng)或內(nèi)部器件間總線連接驅(qū)動器。因為沒有供連接驅(qū)動器的總線，編碼器的反饋信號也不能夠通過總線返回實時位置信息，只能返回模擬信號，再用FPGA處理，計算出位置信息。

【發(fā)明內(nèi)容】

[0003]基于上述缺陷，本發(fā)明提供一種雙總線通訊的嵌入式運動控制器及其設(shè)計方法，其嵌入式運動控制器可與任何具有兼容PCI或PCIe (Peripheral Component Interconnectexpress，高速外設(shè)部件互連標(biāo)準(zhǔn))總線通訊接口的計算機或功能板卡組合成一個控制系統(tǒng)，也可連接任何廠家生產(chǎn)制造的符合協(xié)議的伺服驅(qū)動器。
[0004]本發(fā)明的解決方案是:一種雙總線通訊的嵌入式運動控制器，其包括運動控制核心CPU(Il)、PCI橋(7)、至少I個總線收發(fā)器(4)、至少I個驅(qū)動總線通訊接口(5)、驅(qū)動總線應(yīng)用層(15)、驅(qū)動總線MAC層(14);總線收發(fā)器⑷連接驅(qū)動總線通訊接口(5);總線收發(fā)器⑷、PCI橋(7)、驅(qū)動總線應(yīng)用層(15)分別與驅(qū)動總線MAC層(14)連接，驅(qū)動總線應(yīng)用層(15)還與運動控制核心CPU(Il)連接，驅(qū)動總線MAC層(14)還與總線收發(fā)器⑷連接。
[0005]作為上述方案的進一步改進，每個總線收發(fā)器(4)為單口 /雙口以太網(wǎng)收發(fā)器物理層以收發(fā)其中一個/兩個總線型驅(qū)動器接口(5)的信息。
[0006]作為上述方案的進一步改進，所述嵌入式運動控制器為模塊化嵌入式運動控制器，包括嵌入式運動控制器模塊(I)和底板(2)，嵌入式運動控制器模塊(I)和底板(2)為上下疊裝在一起的兩塊獨立PCB板；運動控制核心CPU(Il)、驅(qū)動總線應(yīng)用層(15)、驅(qū)動總線MAC層(14)設(shè)置在嵌入式運動控制器模塊⑴上；PCI橋(7)、總線收發(fā)器(4)、驅(qū)動總線通訊接口(5)設(shè)置在底板(2)上。
[0007]進一步地，嵌入式運動控制器模塊(I)和底板(2)采用板與板間通訊的接口電路達成電性連接。
[0008]再進一步地，嵌入式運動控制器模塊⑴和底板(2)通過自定義的專用接口電路或通過PCIe、miniPC1、miniPCIe、mSATA、soDIMM總線接口或自定義的總線接口實現(xiàn)板與板間的信息傳遞。
[0009]作為上述方案的進一步改進，所述嵌入式運動控制器為一體化嵌入式運動控制器，所述嵌入式運動控制器的各器件做在同一個PCB板上；所述嵌入式運動控制器還包括與運動控制核心CPU(ll)電性連接的工作內(nèi)存。
[0010]作為上述方案的進一步改進，所述嵌入式運動控制器還包括上位機總線通訊接口(6)、運動控制器功能電路；PCI橋(7)通過上位機總線通訊接口(6)與上位機電性連接；所述運動控制器功能電路與運動控制核心CPU(11)電性連接。
[0011]作為上述方案的進一步改進，所述嵌入式運動控制器采用兩個供外部通訊用的總線接口，一個是兼容PC1、PCIe總線的通訊接口，用于與上位計算機通訊；另一個是通用的現(xiàn)場總線、實時以太網(wǎng)接口或內(nèi)部器件間總線，用于連接伺服驅(qū)動器。
[0012]進一步地，所述嵌入式運動控制器采用兼容PCI或PCIe總線的PC/104-plus、PCI/104、PCI/104-express或PCIe/104總線與上位計算機通訊。
[0013]本發(fā)明還提供一種雙總線通訊的嵌入式運動控制器的設(shè)計方法，其用于設(shè)計一種雙總線通訊的嵌入式運動控制器，所述嵌入式運動控制器采用兩個供外部通訊用的總線接口，一個是兼容PCI或PCIe總線的通訊接口，用于與上位計算機通訊；另一個是通用的現(xiàn)場總線、實時以太網(wǎng)接口或內(nèi)部器件間總線，用于連接伺服驅(qū)動器；所述嵌入式運動控制器具有一個供內(nèi)部板與板間通訊的通用或?qū)Ｓ媒涌?；所述嵌入式運動控制器包括嵌入式運動控制器模塊和底板；
[0014]其中，當(dāng)所述嵌入式運動控制器為模塊化嵌入式運動控制器時，所述嵌入式運動控制器模塊與所述底板做成不同的PCB板，并且這兩塊PCB板上下疊裝在一起；所述嵌入式運動控制器模塊上包含運動控制核心CPU、驅(qū)動總線應(yīng)用層、驅(qū)動總線MAC層和用于板與板間通訊的接口電路一；所述底板上包含驅(qū)動總線物理層、1至6個驅(qū)動總線通訊接口、上位機總線通訊接口、通訊協(xié)議轉(zhuǎn)換電路和用于板與板間通訊的接口電路二 ；所述接口電路一與所述接口電路二達成電性連接；
[0015]當(dāng)所述嵌入式運動控制器為一體化嵌入式運動控制器時，所述嵌入式運動控制器模塊與所述底板做成一個PCB板，所述嵌入式運動控制器模塊包括運動控制核心CPU、工作內(nèi)存和驅(qū)動總線MAC層；所述底板包括驅(qū)動總線物理層、1至6個驅(qū)動總線通訊接口、上位機總線通訊接口和通訊協(xié)議轉(zhuǎn)換電路。
[0016]綜上所述，采用本發(fā)明設(shè)計的雙總線通訊的、用于嵌入式控制的運動控制器可與具有兼容PCI或PCIe總線接口的上位計算機組合成一個控制系統(tǒng)，并且通過現(xiàn)場總線、實時以太網(wǎng)或內(nèi)部器件間總線連接伺服驅(qū)動器。
[0017]另外，當(dāng)所述嵌入式運動控制器設(shè)計為模塊化運動控制器時，所述嵌入式運動控制器中的控制器模塊可做為一個標(biāo)準(zhǔn)的、通用的控制模塊，且能通過標(biāo)準(zhǔn)的或?qū)I(yè)的數(shù)據(jù)接口實現(xiàn)內(nèi)部的高速信息傳遞，大大提高了產(chǎn)品的使用性能及其擴展應(yīng)用，該結(jié)構(gòu)簡單，數(shù)據(jù)傳輸速度快，能夠滿足控制系統(tǒng)對數(shù)據(jù)帶寬苛刻的要求，可應(yīng)用于多種嵌入式運動控制器應(yīng)用領(lǐng)域。
[0018]當(dāng)所述嵌入式運動控制器設(shè)計為一體化運動控制器時，所述嵌入式運動控制器結(jié)構(gòu)簡單，數(shù)據(jù)傳輸速度快，能夠滿足控制系統(tǒng)對數(shù)據(jù)帶寬苛刻的要求，可應(yīng)用于多種嵌入式運動控制器應(yīng)用領(lǐng)域。
【附圖說明】
[0019]圖1是本發(fā)明實施例1模塊化、雙總線通訊的嵌入式運動控制器的結(jié)構(gòu)示意圖。
[0020]圖2是本發(fā)明實施例2 —體化、雙總線通訊的嵌入式運動控制器的結(jié)構(gòu)示意圖，其中，圖1、圖2均以4個驅(qū)動器端口為例，不限于4個驅(qū)動器端口。
【具體實施方式】
[0021]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0022]本發(fā)明提出的雙總線通訊的嵌入式運動控制器采用兩個供外部通訊用的總線接口，一個是兼容PCI或PCIe總線通訊接口用于與上位計算機通訊；另一個是通用的現(xiàn)場總線、實時以太網(wǎng)接口或內(nèi)部器件間總線，用于連接伺服驅(qū)動器。所述嵌入式運動控制器具有一個供內(nèi)部板與板間通訊的通用接口 ；所述嵌入式運動控制器包括嵌入式運動控制器模塊和底板。
[0023]實施例1
[0024]本實施例的嵌入式運動控制器為模塊化嵌入式運動控制器，其為基于通用通訊接口的模塊化嵌入式運動控制器具有兩個供外部通訊用的總線接口，一個是兼容PCI或PCIe總線通訊接口用于與上位計算機通訊；另一個是通用的現(xiàn)場總線、實時以太網(wǎng)接口或內(nèi)部器件間總線，用于連接伺服驅(qū)動器。所述嵌入式運動控制器具有一個供內(nèi)部板與板間通訊的通用或?qū)Ｓ媒涌凇?br>[0025]請一并參閱圖1、圖2，本實施例的雙總線的嵌入式運動控制器包括嵌入式運動控制器模塊1、底板2。嵌入式運動控制器模塊1與底板2電性連接，優(yōu)選，通過一對板與板間的插接接口 3實現(xiàn)電性連接，插接接口 3即板與板間接口可以是:PCIe、miniPC1、miniPCIe、mSATA、soDIMM。
[0026]底板2上設(shè)置有多個總線型驅(qū)動器接口(0^)5、多個總線收發(fā)器(0皿1?冊)4、卩(:1橋接芯片7、上位機總線通訊接口 6、接口電路二 32。嵌入式運動控制器模塊1上設(shè)置有運動控制核心 CPU11、時鐘(RTC)模塊 12、內(nèi)存(DDR3)9、閃存((Nand-Flash)/(Nor-Flash)) 10、只讀存儲器(SPI and I2C PROM) 13、驅(qū)動總線應(yīng)用層15、接口電路一 31。接口電路一 31與接口電路二 32達成電性連接。
[0027]運動控制核心CPU11集成有浮點運算單元，運動控制核心CPU11與驅(qū)動總線MAC層14電性連接，驅(qū)動總線MAC層14與多個總線收發(fā)器4分別電性連接，每個總線收發(fā)器4為單口 /雙口以太網(wǎng)收發(fā)器物理層以接收其中一個/兩個總線型驅(qū)動器接口 5。在本實施例中，總線收發(fā)器4為雙口以太網(wǎng)收發(fā)器物理層，每個總線收發(fā)器4接收其中兩個總線型驅(qū)動器接口 5。驅(qū)動總線MAC層14與運動控制核心CPU11電性連接構(gòu)成雙總線通訊的嵌入式運動控制器的基本框架。
[0028]上位機總線通訊接口 6用于與上位機電性連接，嵌入式運動控制器采用兼容PCI或 PCIe 總線的 PC/104-plus、PCI/104、PCI/104-express 或 PCIe/104 的上位機總線通訊接口 6與上位機通訊。
[0029]底板2上可以有PCI橋接芯片7，連接運動控制核心CPU11，用于轉(zhuǎn)換來自嵌入式運動控制器模塊1的PCIe。嵌入式運動控制器模塊1上的運動控制核心CPU11，用于運行運動核心算法、處理編碼器反饋回來的位置信息，位置閉環(huán)。因為要進行大量的、高精度的數(shù)學(xué)計算，要求運動控制核心CPU11具有至少32bit浮點運算單元。
[0030]底板2上的驅(qū)動總線MAC層14，與嵌入式運動控制器模塊1的核心即運動控制核心CPU11采用共享內(nèi)存通訊，驅(qū)動總線MAC層14內(nèi)有端口信息交換機，底板上有多少個驅(qū)動器接口，交換機的門數(shù)就是幾門，如圖1所示示是6門交換機，用于交換收發(fā)不同通道軸的循環(huán)數(shù)據(jù)信息。
[0031]底板2上的6個總線型驅(qū)動器接口 5，一個驅(qū)動器接口 5可以連接若干個符合總線協(xié)議要求的同類型總線型伺服驅(qū)動器，比如可以連接127個CANopen伺服驅(qū)動器；或鏈接31個SINUMERIC伺服驅(qū)動器。具體連接伺服驅(qū)動器的數(shù)量一方面是由使用的通用的現(xiàn)場總線、實時以太網(wǎng)或內(nèi)部器件間總線的協(xié)議決定的，另一方面是由運動控制核心CPU11里的運動控制算法決定的，歸根結(jié)底是由硬件的運算能力決定的。在硬件運算能力一定的情況下，是由運動控制核心算法的時間片管理確定了最終的運動控制器帶驅(qū)動器數(shù)量的能力，時間片的數(shù)量=驅(qū)動器的數(shù)量。
[0032]底板2 的 PC/104-plus、PCI/104、PCI/1